一种半导体器件及其制造方法、电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上形成有伪栅极结构，在伪栅极结构的两侧形成有侧壁结构；在半导体衬底上形成层间介电层，覆盖伪栅极结构和侧壁结构；对层间介电层实施等离子体预处理，以改善层间介电层的表面状况和机械强度；去除伪栅极结构，在形成的沟槽中形成高k‑金属栅极结构。根据本发明专利技术，去除伪栅极结构后，不会在层间介电层中形成凹坑等缺陷。

Semiconductor device and manufacturing method thereof, and electronic device

The present invention provides a semiconductor device and its manufacturing method, electronic device, the method includes: providing a semiconductor substrate, a dummy gate structure is formed on a semiconductor substrate, a side wall structure formed on both sides of the dummy gate structure; an interlayer dielectric layer is formed on a semiconductor substrate, covering the dummy gate structure and side wall structure the interlayer dielectric layer; the plasma pretreatment, in order to improve the surface condition of the interlayer dielectric layer and mechanical strength; remove the dummy gate structure, forming a high k metal gate structure is formed in the trench. In accordance with the present invention, defects such as pits are not formed in the interlayer dielectric layer when the pseudo gate structure is removed.

【技术实现步骤摘要】
一种半导体器件及其制造方法、电子装置
本专利技术涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。
技术介绍
在下一代集成电路的制造工艺中，对于互补金属氧化物半导体(CMOS)的栅极的制作，通常采用高k-金属栅工艺。对于具有较小数值的工艺节点的晶体管结构而言，所述高k-金属栅工艺通常为后高k-金属栅极工艺，其典型的实施过程包括：首先，在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上的牺牲栅极介电层和牺牲栅极材料层构成；然后，在所述伪栅极结构的两侧形成栅极间隙壁结构，在半导体衬底上形成层间介电层并实施化学机械研磨直至露出伪栅极结构的顶部，之后去除所述伪栅极结构，在所述栅极间隙壁结构之间留下一沟槽；接着，在所述沟槽内依次沉积界面层、高k介电层、覆盖层、功函数金属层(workfunctionmetallayer)、阻挡层(barrierlayer)和浸润层(wettinglayer)；最后进行金属栅(通常为铝)的填充。在去除牺牲栅极介电层时，层间介电层和栅极间隙壁结构会受到不同程度的损伤，形成凹孔等缺陷，后续沉积高k-金属栅极时在形成所述缺陷的位置形成残留，造成器本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有伪栅极结构，在所述伪栅极结构的两侧形成有侧壁结构；在所述半导体衬底上形成层间介电层，覆盖所述伪栅极结构和所述侧壁结构；对所述层间介电层实施等离子体预处理，以改善所述层间介电层的表面状况和机械强度；去除所述伪栅极结构，在形成的沟槽中形成高k‑金属栅极结构。

【技术特征摘要】
1.一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有伪栅极结构，在所述伪栅极结构的两侧形成有侧壁结构；在所述半导体衬底上形成层间介电层，覆盖所述伪栅极结构和所述侧壁结构；对所述层间介电层实施等离子体预处理，以改善所述层间介电层的表面状况和机械强度；去除所述伪栅极结构，在形成的沟槽中形成高k-金属栅极结构。2.根据权利要求1所述的方法，其特征在于，所述伪栅极结构包括自下而上层叠的牺牲栅介电层和牺牲栅电极层。3.根据权利要求1所述的方法，其特征在于，形成所述层间介电层之后，还包括执行化学机械研磨直至露出所述伪栅极结构的顶部的步骤。4.根据权利要求1所述的方法，其特征在于，形成所述层间介电层之前，还包括在所述半导体衬底上形成接触孔蚀刻停止层，覆盖所述伪栅极结构和所述侧壁结构的步骤。5.根据权利要求1所述的...

【专利技术属性】
技术研发人员：禹国宾，徐小平，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31