【技术实现步骤摘要】
一种基于FPGA的有源配电网实时仿真器模数接口设计方法
本专利技术涉及一种有源配电网实时仿真器接口设计方法。特别是涉及一种基于FPGA的有源配电网实时仿真器模数接口设计方法。
技术介绍
近年来,随着分布式发电、微电网、柔性交流配电以及智能配用电技术的不断发展与应用,配电网由传统无源网络转变为多源复杂自治系统,其动态过程也因众多新元素、新技术的加入而变得更加复杂,有源配电系统的暂态仿真问题也开始逐渐引起人们的关注。同时在计算难度上,有源配电网暂态仿真面临着更大规模的系统在更长时间尺度上仿真计算的挑战。因此,必须借助准确、高效的暂态仿真工具来深入了解有源配电网的运行机理与动态特征。与离线的电磁暂态仿真不同,有源配电网实时仿真能够在物理时间尺度上真实地模拟系统的暂态过程,并具备硬件在环仿真的能力,在有源配电网各种保护与控制装置的功能试验、性能测试、入网检测中发挥着重要作用:一方面,为了减少物理实验的复杂性、降低实验成本以及避免对真实系统的影响,大量涉及配电网和分布式电源的控制、保护等二次设备的试验、测试与功能验证等技术需求均需要在硬件在环仿真环境下完成;另一方面,通过接 ...
【技术保护点】
一种基于FPGA的有源配电网实时仿真器模数接口设计方法,其特征在于,包括如下步骤:1)在FPGA中生成实时仿真器驱动时钟clk_sim,生成模数转换板卡的驱动时钟clk_ad及模数转换板卡的使能信号oe_ad,设置FIR滤波器参数m,计算滤波器阶数N=2
【技术特征摘要】
1.一种基于FPGA的有源配电网实时仿真器模数接口设计方法,其特征在于,包括如下步骤:1)在FPGA中生成实时仿真器驱动时钟clk_sim,生成模数转换板卡的驱动时钟clk_ad及模数转换板卡的使能信号oe_ad,设置FIR滤波器参数m,计算滤波器阶数N=2m,设置0至N-1阶FIR滤波器抽头系数,使模数转换板卡处于持续工作状态;2)将模数转换板卡输出的数字信号写入FPGA的双端口存储器RAM中,双端口存储器RAM的写时钟为clk_ad,双端口存储器RAM的写地址设置为循环状态;3)设置仿真时刻t=0,启动仿真;4)仿真时间向前推进一个步长,t=t+Δt;5)在实时仿真器驱动时钟的每个周期内,FPGA选定当前双端口存储器RAM的写地址addr_w,经由两个寄存器将模数转换板卡的驱动时钟clk_ad时域中的写地址信号addr_w赋值给实时仿真器驱动时钟clk_sim时域中的地址信号ini_addr_r,FPGA选取地址信号ini_addr_r及所...
【专利技术属性】
技术研发人员:李鹏,曾凡鹏,王成山,王智颖,赵金利,宋关羽,盛万兴,刘科研,孟晓丽,吕琛,叶学顺,董伟杰,李雅洁,陈彬,高源,黄建业,张明龙,
申请(专利权)人:天津大学,国网福建省电力有限公司电力科学研究院,中国电力科学研究院,
类型:发明
国别省市:天津,12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。