一种III‑V族半导体MOSHEMT器件制造技术

本实用新型专利技术公开一种III‑V族半导体MOSHEMT器件，其组分渐变缓冲层降低III‑V半导体之间晶格失配，减少位错引进的缺陷。同时该器件结构不仅降低MOS界面态密度，并且通过对外延材料采用高In组分In0.7Ga0.3As/In0.6Ga0.4As/In0.5Ga0.5As复合沟道设计以及势垒层和缓冲层平面处的双掺杂设计充分的提高了2‑DEG的浓度与电子迁移率，降低了沟道的方块电阻。本实用新型专利技术具有二维电子气浓度高、沟道电子迁移率大、器件特征频率和振荡频率高和制造工艺简单易于实现等特点。

【技术实现步骤摘要】
一种III-V族半导体MOSHEMT器件
本技术涉及半导体器件
，具体涉及一种III-V族半导体MOSHEMT器件。
技术介绍
目前半导体工业的主流是硅技术，随着半导体技术最小尺寸发展到纳米尺度，硅集成电路技术日益逼近其理论和技术的双重极限。而III-V族半导体材料相比硅材料具有更高的电子迁移率(6-60倍)和在低电场和强场下具有更加优异的电子输运性能等特性，因此，III-V族半导体材料将是新一代超高频低功耗集成电子系统的必然选择。然而，传统的GaAsHEMT的沟道二维电子气浓度和电子迁移率，受材料结构的影响无法做到使得导电沟道电子迁移率与二维电子气浓度均很大，限制了GaAsHEMT器件在微波通信中的发展。需要在III-V族半导体上采用新的器件结构，以充分发挥III-V族半导体材料的特性，增强沟道中二维电子气浓度与电子迁移率。由于InP衬底的制造成本较高，材质较脆，不利于的推广，所以利用在GaAs衬底采用新的器件结构，使得GaAsHEMT器件具有很强的实用性与利用价值。
技术实现思路
本技术所要解决的技术问题是现有HEM器件导电沟道电子迁移率与二维电子气浓度无法同时做到更大的问题，提供一种III-V族半导体MOSHEMT器件。为解决上述问题，本技术是通过以下技术方案实现的：一种III-V族半导体MOSHEMT器件，包括单晶衬底、变In组分InxAl1-xAs缓冲层、In0.52Al0.48As缓冲层、第一层In0.7Ga0.3As沟道层、第二层In0.6Ga0.4As沟道层、第三层In0.5Ga0.5As沟道层、In0.52Al0.48As势垒层、窄带隙欧姆接触层、源漏金属、栅介质和栅金属；单晶衬底、变In组分InxAl1-xAs缓冲层、In0.52Al0.48As缓冲层、第一层In0.7Ga0.3As沟道层、第二层In0.6Ga0.4As沟道层、第三层In0.5Ga0.5As沟道层、In0.52Al0.48As势垒层和窄带隙欧姆接触层自下而上依次叠放；窄带隙欧姆接触层的中间部分开设有有源区；源漏金属设置在窄带隙欧姆接触层，源漏金属的中间部分开设有栅槽；栅介质填充在有源区和栅槽中；栅金属呈T形，其下部嵌入栅介质中。上述方案中，In0.52Al0.48As缓冲层的上部设有第一平面掺杂层。上述方案中，第三层In0.5Ga0.5As沟道层的上部设有第二平面掺杂层。上述方案中，单晶衬底为GaAs族的单晶衬底。与现有技术相比，本技术的组分渐变缓冲层降低III-V半导体之间晶格失配，减少位错引进的缺陷。同时该器件结构不仅降低MOS界面态密度，并且通过对外延材料采用高In组分In0.7Ga0.3As/In0.6Ga0.4As/In0.5Ga0.5As复合沟道设计以及势垒层和缓冲层平面处的双掺杂设计充分的提高了2-DEG的浓度与电子迁移率，降低了沟道的方块电阻。本技术具有二维电子气浓度高、沟道电子迁移率大、器件特征频率和振荡频率高和制造工艺简单易于实现等特点。附图说明图1是一种III-V族半导体MOSHEMT器件的结构示意图。具体实施方式一种III-V族半导体MOSHEMT器件，如图1所示，包括单晶衬底101、变In组分InxAl1-xAs缓冲层102、In0.52Al0.48As缓冲层103、第一平面掺杂层104、第一层In0.7Ga0.3As沟道层105、第二层In0.6Ga0.4As沟道层106、第三层In0.5Ga0.5As沟道层107、第二平面掺杂层108、In0.52Al0.48As势垒层109、窄带隙欧姆接触层110、源漏金属111、栅介质112和栅金属113。单晶衬底101、变In组分InxAl1-xAs缓冲层102、In0.52Al0.48As缓冲层103、第一层In0.7Ga0.3As沟道层105、第二层In0.5Ga0.5As沟道层106、第三层In0.6Ga0.4As沟道层107、In0.52Al0.48As势垒层109和窄带隙欧姆接触层110自下而上依次叠放。单晶衬底101为GaAs族的单晶衬底101。第一平面掺杂层104设置在In0.52Al0.48As缓冲层103的上部。第二平面掺杂层108设置在第三层In0.4Ga0.6As沟道层107的上部。窄带隙欧姆接触层110的中间部分开设有有源区。源漏金属111设置在窄带隙欧姆接触层110，源漏金属111的中间部分开设有栅槽。栅介质112填充在有源区和栅槽中。栅金属113呈T形，其下部嵌入栅介质112中。一种III-V族半导体MOSHEMT器件的制备方法，其具体包括如下步骤：S1：在GaAs族衬底片上外延形成变In组分InxAl1-xAs缓冲层102S2：在变In组分InxAl1-xAs缓冲层102上外延形成In0.52Al0.48As缓冲层103；S3：在In0.52Al0.48As缓冲层上外延生长第一层In0.5Ga0.5As沟道层105；S4：在第一层In0.7Ga0.3As沟道层105外延生长第二层In0.6Ga0.4As沟道层106；S5：在第二层In0.6Ga0.4As沟道层106外延生长第三层In0.5Ga0.5As沟道层107；S6：在第三层In0.5Ga0.5As沟道层107外延形成In0.52Al0.48As势垒层109；S7：在In0.52Al0.48As势垒层109上外延形成重掺杂的窄带隙欧姆接触层110；S8：在以上外延结构上的窄带隙欧姆接触层110处利用光刻和刻蚀工艺形成有源区；有源区得到的方法可以是干法刻蚀，也可以使湿法刻蚀；S9：在窄带隙欧姆接触层110上形成源漏金属111；源漏金属111采用Ti/Pt/Au金属系统；S10：在源漏金属111中采用湿法腐蚀方法对栅槽进行腐蚀；S11：在腐蚀完栅槽后，采用ALD沉积系统在栅槽中生长高K栅介质112；S12：在高K栅介质112上形成T形的栅金属113。栅金属113采用PMMA/MMA/PMMA胶两次电子束曝光一次显影。本文档来自技高网...

【技术保护点】
一种III‑V族半导体MOSHEMT器件，其特征是，包括单晶衬底(101)、变In组分InxAl1‑xAs缓冲层(102)、In0.52Al0.48As缓冲层(103)、第一层In0.7Ga0.3As沟道层(105)、第二层In0.6Ga0.4As沟道层(106)、第三层In0.5Ga0.5As沟道层(107)、In0.52Al0.48As势垒层(109)、窄带隙欧姆接触层(110)、源漏金属(111)、栅介质(112)和栅金属(113)；单晶衬底(101)、变In组分InxAl1‑xAs缓冲层(102)、In0.52Al0.48As缓冲层(103)、第一层In0.7Ga0.3As沟道层(105)、第二层In0.6Ga0.4As沟道层(106)、第三层In0.5Ga0.5As沟道层(107)、In0.52Al0.48As势垒层(109)和窄带隙欧姆接触层(110)自下而上依次叠放；窄带隙欧姆接触层(110)的中间部分开设有有源区；源漏金属(111)设置在窄带隙欧姆接触层(110)，源漏金属(111)的中间部分开设有栅槽；栅介质(112)填充在有源区和栅槽中；栅金属(113)呈T形，其下部嵌入栅介质(112)中。...

【技术特征摘要】
1.一种III-V族半导体MOSHEMT器件，其特征是，包括单晶衬底(101)、变In组分InxAl1-xAs缓冲层(102)、In0.52Al0.48As缓冲层(103)、第一层In0.7Ga0.3As沟道层(105)、第二层In0.6Ga0.4As沟道层(106)、第三层In0.5Ga0.5As沟道层(107)、In0.52Al0.48As势垒层(109)、窄带隙欧姆接触层(110)、源漏金属(111)、栅介质(112)和栅金属(113)；单晶衬底(101)、变In组分InxAl1-xAs缓冲层(102)、In0.52Al0.48As缓冲层(103)、第一层In0.7Ga0.3As沟道层(105)、第二层In0.6Ga0.4As沟道层(106)、第三层In0.5Ga0.5As沟道层(107)、In0.52Al0.48As...

【专利技术属性】
技术研发人员：李海鸥，马磊，李思敏，首照宇，李琦，王盛凯，陈永和，张法碧，肖功利，傅涛，李跃，常虎东，孙兵，刘洪刚，
申请(专利权)人：桂林电子科技大学，
类型：新型
国别省市：广西,45