静态随机存取存储单元的布局制造技术

本发明专利技术的实施例提供了静态随机存取存储(SRAM)单元，其由彼此相对设置的第一边界和第二边界以及彼此相对设置且与第一边界和第二边界交叉的第三边界和第四边界限定。SRAM单元包括第一反相器、交叉连接至第一反相器的第二反相器以及连接至交叉连接的第一反相器和第二反相器的第一传输门晶体管和第二传输门晶体管，其中，第一反相器包括第一P‑型上拉晶体管和第一N‑型下拉晶体管，第二反相器包括第二P‑型上拉晶体管和第二N‑型下拉晶体。第一P‑型上拉晶体管和第二P‑型上拉晶体管的源极区域由在第一边界和第二边界之间连续地延伸的主源极有源区域形成。第一传输门晶体管和第二传输门晶体管以及第一N‑型下拉晶体管和第二N‑型下拉晶体管的源极区域由彼此间隔开的不同的源极有源区域形成。

【技术实现步骤摘要】
静态随机存取存储单元的布局
本专利技术的实施例涉及静态随机存取存储(SRAM)单元的布局，更具体地，涉及具有面积减小的SRAM单元的布局。
技术介绍
随着在追求更高的器件密度、更高的性能、更低的功耗和更低的成本的过程中，半导体工业已进入纳米技术工艺节点，来自制造和设计问题的挑战已经引发了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。在FinFET器件中，使用额外的侧壁以及抑制短沟道效是可能的。另一候选是全环栅(GAA)器件。当FinFET具有未由栅极控制的鳍底部时，在GAA器件中，沟道层的所有表面都可受到栅极的控制。诸如GAAMOSFET(或MISFET)器件的GAA器件包括非常窄的圆柱形沟道主体。具体地，具有在垂直方向(即，垂直于衬底)上延伸的沟道的垂直型GAA器件(VGAA)是有希望作为低功率SRAM应用的候选对象的器件。在本专利技术中，提供了使用具有小单位单元面积的VGAA器件的SRAM的新的布局结构和配置。
技术实现思路
根据本专利技术的一个方面，提供了一种静态随机存取存储(SRAM)单元，所述静态随机存取存储单元由彼此相对设置的第一边界和第二边界以及彼此相对设置且与所述第一边界和所述第二边界相交的第三边界和第四边界限定，所述SRAM单元包括：第一反相器，包括第一P-型上拉晶体管和第一N-型下拉晶体管；第二反相器，包括第二P-型上拉晶体管和第二N-型下拉晶体管，并且所述第二反相器交叉连接至所述第一反相器；以及第一传输门晶体管和第二传输门晶体管，连接至交叉连接的所述第一反相器和所述第二反相器，其中：所述第一P-型上拉晶体管和所述第二P-型上拉晶体管的源极区域由在所述第一边界和所述第二边界之间连续延伸的主源极有源区域形成，和所述第一传输门晶体管、所述第二传输门晶体管以及所述第一N-型下拉晶体管和所述第二N-型下拉晶体管的源极区域由彼此间隔开的不同的源极有源区域形成。根据本专利技术的另一方面，提供了一种静态随机存取存储(SRAM)单元，所述静态随机存取存储单元由彼此相对设置的第一边界和第二边界以及彼此相对设置且与所述第一边界和所述第二边界交叉的第三边界和第四边界限定，所述SRAM单元包括：第一反相器，包括第一P-型上拉晶体管和第一N-型下拉晶体管；第二反相器，包括第二P-型上拉晶体管和第二N-型下拉晶体管，并且所述第二反相器交叉连接至所述第一反相器；以及第一传输门晶体管和第二传输门晶体管，连接至交叉连接的所述第一反相器和所述第二反相器，其中：所述第一N-型下拉晶体管的源极区域和所述第二N-型下拉晶体管的源极区域由在所述第一边界和所述第二边界之间连续地延伸的主源极有源区域形成，以及所述第一传输门晶体管、所述第二传输门晶体管以及所述第一P-型上拉晶体管和所述第二P-型上拉晶体管的源极区域由彼此间隔开的不同的源极有源区域形成。根据本专利技术的又一方面，提供了一种静态随机存取存储(SRAM)单元，所述静态随机存取存储单元由彼此相对设置的第一边界和第二边界以及彼此相对设置且与所述第一边界和所述第二边界交叉的第三边界和第四边界限定，所述SRAM单元包括：第一反相器，包括第一上拉晶体管和第一下拉晶体管；第二反相器，包括第二上拉晶体管和第二下拉晶体管，并且所述第二反相器交叉连接至所述第一反相器；以及第一传输门晶体管和第二传输门晶体管，连接至交叉连接的所述第一反相器和所述第二反相器，其中：所述第一上拉晶体管和所述第二上拉晶体管、所述第一下拉晶体管和所述第二下拉晶体管以及所述第一传输门晶体管和所述第二传输门晶体管中的两个是第一类型晶体管，所述第一上拉晶体管和所述第二上拉晶体管、所述第一下拉晶体管和所述第二下拉晶体管以及所述第一传输门晶体管和所述第二传输门晶体管中的四个是第二类型晶体管，两个所述第一类型晶体管的源极区域由在所述第一边界和所述第二边界之间连续地延伸的主源极有源区域形成，以及四个所述第二类型晶体管的源极区域由彼此间隔开的不同的源极有源区域形成。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1和图2是根据本专利技术的实施例的SRAM单元的示例性电路图。图3是根据本专利技术的实施例的VGAA晶体管的示例性截面图。图4是根据本专利技术的实施例的示意性示出晶体管的垂直层布置的示例性截面图。图5是根据本专利技术的实施例的SRAM单元的示例性电路图。图6是根据图5中示出的实施例的包括源极有源区域、栅电极和沟道层的SRAM的简化布局。图7是图6的SRAM单元的布局，同时额外地示出局部连接结构和顶板层。图8A和图8B是图7的SRAM单元的布局，同时额外地示出金属布线和通孔。图9A和图9B是图8A和图8B中示出的SRAM单元的修改的布局。图10是根据本专利技术的实施例的SRAM单元的示例性电路图。图11是根据图10中示出的实施例的包括源极有源区域、栅电极和沟道层的SRAM单元的简化布局。图12A是图11的SRAM单元的布局，同时额外地示出布局连接结构和顶板层。图12B是图12A的SRAM单元的修改的布局。图13A和图13B是图12A的SRAM单元的布局，同时额外地示出金属布线。图14A和图14B是图13A和图13B中示出的SRAM单元的修改的布局。图15是根据本专利技术的实施例的SRAM单元的示例性电路图。图16是根据图15中示出的实施例的包括源极有源区域、栅电极和沟道层的SRAM的简化布局。图17是图16的SRAM单元的布局，同时额外地示出局部连接结构和顶板层。图18A和图18B是图17的SRAM单元的布局，同时额外地示出金属布线。图19A和图19B是图18A和图18B中示出的SRAM单元的修改的布局。图20是根据本专利技术的实施例的SRAM单元的阵列的部分的示例性布局。图21示出了根据本专利技术的实施例的用于制造SRAM阵列的方法的流程图。具体实施方式应该明白，以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。为了简化和清楚的目的，可以以不同的尺寸任意地绘制各个部件。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。另外，术语“由...制成”可以意为“包括”或者“由...组成”。此外，本专利技术中示出的布局结构是设计布局并且没有必要示出为半导体器件制造的实际物理结构。虽然在本专利技术中，说明了单个静态随机存取存储(SRAM)本文档来自技高网...

【技术保护点】
一种静态随机存取存储(SRAM)单元，所述静态随机存取存储单元由彼此相对设置的第一边界和第二边界以及彼此相对设置且与所述第一边界和所述第二边界相交的第三边界和第四边界限定，所述SRAM单元包括：第一反相器，包括第一P‑型上拉晶体管和第一N‑型下拉晶体管；第二反相器，包括第二P‑型上拉晶体管和第二N‑型下拉晶体管，并且所述第二反相器交叉连接至所述第一反相器；以及第一传输门晶体管和第二传输门晶体管，连接至交叉连接的所述第一反相器和所述第二反相器，其中：所述第一P‑型上拉晶体管和所述第二P‑型上拉晶体管的源极区域由在所述第一边界和所述第二边界之间连续延伸的主源极有源区域形成，和所述第一传输门晶体管、所述第二传输门晶体管以及所述第一N‑型下拉晶体管和所述第二N‑型下拉晶体管的源极区域由彼此间隔开的不同的源极有源区域形成。

【技术特征摘要】
2015.12.18 US 14/974,7611.一种静态随机存取存储(SRAM)单元，所述静态随机存取存储单元由彼此相对设置的第一边界和第二边界以及彼此相对设置且与所述第一边界和所述第二边界相交的第三边界和第四边界限定，所述SRAM单元包括：第一反相器，包括第一P-型上拉晶体管和第一N-型下拉晶体管；第二反相器，包括第二P-型上拉晶体管和第二N-型下拉晶体管，并且所述第二反相器交叉连接至所述第一反相器；以及第一传输门晶体管和第二传输门晶体管，连接至交叉连接的所述第一反相器和所述第二反相器，其中：所述第一P-型上拉晶体管和所述第二P-型上拉晶体管的源极区域由在所述第一边界和所述第二边界之间连续延伸的主源极有源区域形成，和所述第一传输门晶体管、所述第二传输门晶体管以及所述第一N-型下拉晶体管和所述第二N-型下拉晶体管的源极区域由彼此间隔开的不同的源极有源区域形成。2.根据权利要求1所述的静态随机存取存储单元，其中：所述主源极有源区域形成在具有第一导电类型的第一阱中，第一和第四源极有源区域，形成在具有与所述第一导电类型不同的第二导电类型的第二阱中并且分别从所述第一边界和所述第二边界朝着彼此延伸，由所述第一源极有源区域形成所述第一传输门晶体管的所述源极区域，由所述第四源极有源区域形成所述第二N-型下拉晶体管的所述源极区域，第二源极有源区域和第三源极有源区域，形成在具有所述第二导电类型的第三阱中并且分别从所述第二边界和所述第一边界朝着彼此延伸，由所述第二源极有源区域形成所述第二传输门晶体管的所述源极区域，由所述第三源极有源区域形成所述第一N-型下拉晶体管的所述源极区域，以及所述第一阱介于所述第二阱与所述第三阱之间。3.根据权利要求2所述的静态随机存取存储单元，还包括：第一栅电极层，连接至所述第一N-型下拉晶体管的栅电极和所述第一P-型上拉晶体管的栅电极；第二栅电极层，使所述第二N-型下拉晶体管的栅电极和所述第二P-型上拉晶体管的栅电极彼此连接；第三栅电极层，连接至所述第一传输门晶体管的栅电极并且在平行于所述第一边界和所述第二边界的方向上与所述第一栅电极层对准；以及第四栅电极层，连接至所述第二传输门晶体管的栅电极并且在平行于所述第一边界和所述第二边界的所述方向上与所述第二栅电极层对准。4.根据权利要求3所述的静态随机存取存储单元，还包括：第一顶板层，设置为平行于所述第一边界和所述第二边界并且连接至所述第一传输门晶体管、所述第一P-型上拉晶体管和所述第一N-型下拉晶体管的漏极区域；第二顶板层，设置为平行于所述第一边界和所述第二边界并且连接至所述第二传输门晶体管、所述第二P-型上拉晶体管和所述第二N-型下拉晶体管的漏极区域；第一局部连接结构，包括设置在所述第二栅电极层上的第一局部连接接触件以及使所述第一局部连接接触件和所述第一顶板层彼此连接的第一局部连接层；以及第二局部连接结构，包括设置在所述第一栅电极层上的第二局部连接接触件以及使所述第二局部连接接触件和所述第二顶板层彼此连接的第二局部连接层。5.根据权利要求4所述的静态随机存取存储单元，还包括：第一位线和第二位线、第一辅助电源线和第二辅助电源线、第一电源线以及第一字线板和第二字线板，每个均由第一金属层形成，其中：所述第一位线和所述第二位线、所述第一辅助电源线和所述第二辅助电源线以及所述第一电源线均在所述第一边界和所述第二边界之间连续地延伸，所述第一字线板和所述第二字线板的每个都没有接触所述第一边界和所述第二边界的任何一个，所述主源极有源区域电连接至所述第一电源线，所述第一源极有源区域和所述第二源极有源区域分别电连接至所述第一位线和所述第二位线，所述第三源极有源区域和所述第四源极有源区域分别电连接至所述第二辅助电源线和所述第一辅助电源线，以及所述第三栅电极层和所...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71