分栅式闪存技术中的叉指电容器及其形成方法技术

本公开的实施例涉及能够与分栅式闪存单元一起形成并且提供每单位面积高电容的叉指电容器及其形成方法。在一些实施例中，该叉指电容器具有设置在半导体衬底的上表面内的阱区。多个沟槽从该半导体衬底的上表面垂直延伸至阱区内的位置处。下部电极布置在多个沟槽内。该下部电极通过沿多个沟槽的内表面布置的电荷捕获介电层与阱区分隔开。多个上部电极在通过电荷捕获介电层与下部电极横向分隔开以及通过第一介电层与阱区垂直分隔开的位置处布置在半导体衬底上方。

【技术实现步骤摘要】
分栅式闪存技术中的叉指电容器及其形成方法
本专利技术的实施例总体涉及半导体领域，更具体地，涉及集成芯片及其形成方法。
技术介绍
闪存是可以进行电擦除和重新编程的电子非易失性计算机存储介质。该闪存用于各种各样的电子器件和设备(如，消费性电子产品、汽车等)。常见的闪存单元类型包括叠栅式存储单元和分栅式存储单元。与叠栅式存储单元相比，分离栅极存储单元具有一些优点，诸如更低的功耗、更高的注入效率、更不易受短沟道效应的影响以及对过擦除的不敏感性。
技术实现思路
根据本专利技术的一个方面，提供了一种集成芯片，包括：阱区，设置在半导体衬底的上表面内；多个上部电极，在通过第一介电层与所述半导体衬底垂直分隔开的位置处布置在所述半导体衬底的上方；一个或多个下部电极，从所述多个上部电极之间垂直延伸至嵌于所述阱区内的位置处；以及电荷捕获介电层，布置在所述半导体衬底与所述一个或多个下部电极之间以及布置在所述多个上部电极与所述一个或多个下部电极之间。根据本专利技术的另一方面，提供了一种集成芯片，包括：阱区，设置在半导体衬底的上表面内；多个上部电极，在通过第一介电层与所述半导体衬底垂直分隔开的位置处布置在所述半导体衬本文档来自技高网...

【技术保护点】
一种集成芯片，包括：阱区，设置在半导体衬底的上表面内；多个上部电极，在通过第一介电层与所述半导体衬底垂直分隔开的位置处布置在所述半导体衬底的上方；一个或多个下部电极，从所述多个上部电极之间垂直延伸至嵌于所述阱区内的位置处；以及电荷捕获介电层，布置在所述半导体衬底与所述一个或多个下部电极之间以及布置在所述多个上部电极与所述一个或多个下部电极之间。

【技术特征摘要】
2015.09.25 US 14/865,1791.一种集成芯片，包括：阱区，设置在半导体衬底的上表面内；多个上部电极，在通过第一介电层与所述半导体衬底垂直分隔开的位置处布置在所述半导体衬底的上方；一个或多个下部电极，从所述多个上部电极之间垂直延伸至嵌于所述阱区内的位置处；以及电荷捕获介电层，布置在所述半导体衬底与所述一个或多个下部电极之间以及布置在所述多个上部电极与所述一个或多个下部电极之间。2.根据权利要求1所述的集成芯片，其中，所述电荷捕获介电层包括：第一氧化物层；氮化物层，接触所述第一氧化物层；以及第二氧化物层，接触所述氮化物层。3.根据权利要求1所述的集成芯片，还包括：下部硅化物层，在与所述一个或多个下部电极横向偏移的位置处布置在所述阱区的上表面上。4.根据权利要求1所述的集成芯片，还包括：上部硅化物层，布置在所述多个上部电极和所述一个或多个下部电极上的。5.根据权利要求1所述的集成芯片，还包括：侧壁间隔件，通过所述多个上部电极与所述一个或多个下部电极横向分隔开。6.根据权利要求1所述的集成芯片，还包括：分栅式闪存单元，通过隔离结构与所述多个上部电极横向间隔开，其中，所述分栅式闪存单元包括选择栅极电极，所述选择栅极电极通过栅极介电层与所述半导体衬底垂直分隔开并且通过附加的电荷捕获层与控制栅极电极横向分隔开。7.一种集成芯片，包括：阱区，设置在...

【专利技术属性】
技术研发人员：陈宛桢，王驭熊，陈汉誉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71