系统及其操作方法技术方案

一种系统包括：中央处理单元(CPU)、主储存设备和辅助储存设备，耦接至多个存储器端口；存储器总线，适用于耦接CPU和多个存储器端口；以及存储器控制器，适用于当CPU调用储存在辅助储存设备中的数据时，控制所调用的数据从辅助储存设备传输到主储存设备，并储存在主储存设备中。

【技术实现步骤摘要】
系统及其操作方法相关申请的交叉引用本申请主张于2016年2月2日向韩国知识产权局提交的韩国专利申请第10-2016-0012661号的优先权，该申请以全文引用的方式并入本文。
示例性实施例涉及一种系统及其操作方法。
技术介绍
图1是示出常规存储系统的配置的示意图。图2是示出数据从图1的系统中磁盘设备190传输到中央处理单元(CPU)110的路线的示图。参照图1，系统包括CPU110、高速缓冲存储器120、存储器总线130、直接存储器存取(DMA)控制器140、存储器控制器150、存储器件160、外部设备互连(PCI)总线170、磁盘控制器180和磁盘设备190。作为控制整个系统的设备，CPU110控制并调整从各种输入设备(图1中未示出)接收并处理数据然后将数据处理结果输出至输出设备的一系列过程。必要时，CPU110可以将数据储存在存储器件160或磁盘设备190中，或使用储存在存储器件160或磁盘设备190中的数据。作为装有从主储存设备(即图1中的存储器件160)读出的指令和程序的缓冲器类型的高速存储器件的高速缓冲存储120，设置在存储器件160和CPU110之间。当通过CPU110执行程序时，存储器件160充当系统的主储存设备，程序或数据可以从辅助储存设备移动至系统的主储存设备来执行。存在两种类型的存储器，其中一种是即使在电源关断时仍保留所储存的数据的只读存储器(ROM)，另一种是当电源关断时其中所有数据被擦除的易失性存储器类型的随机存取存储器(RAM)。RAM被分为SRAM(静态RAM)和DRAM(动态RAM)。SRAM当对其供电时保留所储存的数据，而DRAM即使供电时也仅在执行刷新操作时才保留所储存的数据。DRAM主要用于大容量储存设备。作为在CPU110外部储存程序或数据的存储器件，磁盘设备190比主储存设备慢，但是可以永久地储存大量数据。一般而言，作为辅助储存设备，有使用磁特性的储存设备(诸如磁带和磁盘)，使用光特性的储存设备(诸如光盘)，或者使用这两种特性的储存设备(诸如光磁盘)。主要用于个人电脑中的软盘、硬盘、CD-ROM等可以用作辅助储存设备。在下文中，参照图2，将描述储存在磁盘设备190中的数据被CPU110调用的情况下，在常规系统中从磁盘设备190向CPU110传输数据的过程。当CPU110调用储存在磁盘设备190中的数据时，磁盘设备190的数据首先通过磁盘控制器180经由PCI总线170而被传输至DMA控制器140(①)。接着，从磁盘设备190传输的数据通过DMA控制器140经由存储器总线130被传输至存储器控制器150，然后传输的数据在存储器控制器150的控制下被储存在存储器件160中(②)。储存在存储器件160中的数据在存储器控制器150的控制下被传输至CPU110(③)。图3是图2的数据传输过程的流程图。参照图3，可以涉及各种处理步骤，诸如数据请求步骤(S310)、DMA控制器请求步骤(S320)、总线请求步骤(S330)、总线授权步骤(S340)、磁盘设备至存储器件的传输步骤(S350)、完成信号产生步骤(S360)和存储器件至CPU的传输步骤(S370)，以便调用储存在磁盘设备190中的数据。数据请求步骤(S310)可以表示CPU110将数据调用指令传输至磁盘控制器180的步骤。DMA控制器请求步骤(S320)可以表示磁盘控制器180响应于数据调用指令来调用DMA控制器140的步骤。总线请求步骤(S330)可以表示DMA控制器140向CPU110请求授权使用PCI总线170和存储器总线130的步骤。总线授权步骤(S340)可以表示CPU110授权DMA控制器140使用PCI总线170和存储器总线130的请求的步骤。磁盘设备至存储器件的传输步骤(S350)可以表示DMA控制器140在接收到PCI总线170和存储器总线130的使用授权后控制数据传输使得储存在磁盘设备190中的数据经由PCI总线170和存储器总线130被传输至存储器件160的步骤。完成信号产生步骤(S360)可以表示DMA控制器140通知CPU110储存在磁盘设备190中并通过CPU110请求的所有数据被传输至存储器件160的步骤。存储器件至CPU的传输步骤(S370)可以表示储存在存储器件160中的数据通过存储器控制器150经由存储器总线130被传输至CPU110的步骤。参照图2和图3，在常规系统中CPU110调用储存在磁盘设备190中的数据的情况下，数据传输过程和所调用数据的路径是复杂的，由此降低了所调用数据的处理速度，并且浪费了存储器总线130和PCI总线170的带宽。
技术实现思路
各种实施例涉及一种能够通过使用耦接至多个存储器端口的主储存设备和辅助储存设备来快速且容易地传输从CPU请求的数据，并简化在主储存设备和辅助储存设备之间的数据传输的系统。在实施例中，一种系统可以包括：中央处理单元(CPU)、主储存设备和辅助储存设备，耦接至多个存储器端口；存储器总线，适用于耦接CPU和多个存储器端口；以及存储器控制器，适用于当CPU调用储存在辅助储存设备中的数据时，控制所调用的数据从辅助储存设备传输到主储存设备，并储存在主储存设备中。在实施例中，一种用于操作系统的方法，所述系统包括：中央处理单元(CPU)以及耦接至多个存储器端口的主储存设备和辅助储存设备，所述方法可以包括：通过CPU传输指令以调用储存在辅助储存设备中的数据；响应于传输的指令，将辅助储存设备的所调用的数据传输至主储存设备，并储存在主储存设备中；以及当所调用的数据在主储存设备中的储存完成时，向CPU传输完成信号。在实施例中，一种系统可以包括：主储存设备和辅助储存设备；和存储器控制器，经由多个存储器端口耦接至主储存设备和辅助储存设备，并适用于从主储存设备和辅助储存设备读取数据和向主储存设备和辅助储存设备写入数据，其中，当调用储存在辅助储存设备中的数据时，存储器控制器控制所调用的数据从辅助储存设备经由存储器端口传输至主储存设备，并储存在主储存设备中。附图说明图1是示出常规系统的配置的示意图。图2是示出在图1的系统中数据从磁盘设备传输到中央处理单元(CPU)的路线的示图。图3是图示图2的数据传输过程的流程图。图4是图示根据本专利技术的实施例的系统的配置的框图。图5是图示在图4的系统中从辅助储存设备到CPU的数据传输路径的框图。图6是图示根据本专利技术的实施例的图4所示的存储器控制器的配置的框图。图7是图示当辅助储存设备的数据被图4的系统中的CPU调用时图6的存储器控制器中的数据传输路径的框图。图8是图示操作根据本专利技术的实施例的系统的方法的流程图。图9是图示图8所示的辅助储存设备至主储存设备的传输步骤的具体流程的流程图。具体实施方式以下将参照附图更详细地描述本专利技术的各种实施例。然而，本专利技术可以以不同的形式来实施，并且不应当被解释为局限于本文所阐述的实施例。更确切地说，这些实施例被提供使得本公开将是彻底的和完整的，并且将本专利技术充分地传达给相关领域技术人员。相同的附图标记在本专利技术的各种附图和实施例中始终表示相同的部分。除非另有限定，本文使用的所有术语，包括技术和科学术语，具有与本专利技术所述领域的普通技术人员通常理解的相同的含义。此外将理解的是，诸如常用字典中所本文档来自技高网...

【技术保护点】
一种系统，包括：中央处理单元CPU；主储存设备和辅助储存设备，耦接至多个存储器端口；存储器总线，适用于耦接CPU和所述多个存储器端口；以及存储器控制器，适用于当CPU调用储存在辅助储存设备中的数据时，控制所调用的数据从辅助储存设备传输到主储存设备，并储存在主储存设备中。

【技术特征摘要】
2016.02.02 KR 10-2016-00126611.一种系统，包括：中央处理单元CPU；主储存设备和辅助储存设备，耦接至多个存储器端口；存储器总线，适用于耦接CPU和所述多个存储器端口；以及存储器控制器，适用于当CPU调用储存在辅助储存设备中的数据时，控制所调用的数据从辅助储存设备传输到主储存设备，并储存在主储存设备中。2.如权利要求1所述的系统，其中，当所调用的数据在主储存设备中的储存完成时，存储器控制器向CPU传输完成信号。3.如权利要求1所述的系统，其中，CPU将控制主储存设备的第一指令通过第一路径传输至存储器控制器，以及将控制辅助储存设备的第二指令通过第二路径传输至存储器控制器。4.如权利要求3所述的系统，其中，存储器控制器响应于通过第一路径传输的第一指令而将数据储存在主储存设备中或者将储存在主储存设备中的数据输出，以及其中，存储器控制器响应于通过第二路径传输的第二指令而将储存在辅助储存设备中的数据传输至主储存设备并储存在主储存设备中，或者将储存在主储存设备中的数据传输至辅助储存设备并储存在辅助储存设备中。5.如权利要求3所述的系统，其中，存储器控制器包括：第一指令输入单元，适用于接收通过第一路径传输的第一指令；第二指令输入单元，适用于接收通过第二路径传输的第二指令；指令排列单元，适用于排列并输出被输入至第一指令输入单元的第一指令和被输入至第二指令输入单元的第二指令；数据传输控制单元，适用于控制在主储存设备和辅助储存设备之间的数据传输；第一数据缓冲器，适用于缓冲被输入至主储存设备的数据或从主储存设备输出的数据；以及第二数据缓冲器，适用于缓冲被输入至辅助储存设备的数据或从辅助储存设备输出的数据。6.如权利要求5所述的系统，其中，当从辅助储存设备输出的数据被传输至主储存设备时，从辅助储存设备输出的数据按顺序通过第二数据缓冲器和第一数据缓冲器被传输至主储存设备，以及，当从主储存设备输出的数据被传输至辅助储存设备时，从主储存设备输出的数据按顺序通过第一数据缓冲器和第二数据缓冲器被传输至辅助储存设备。7.如权利要求3所述的系统，其中，存储器控制器还包括：命令/地址生产单元，适用于响应于通过第一路径和第二路径传输的第一指令和第二指令而产生控制主储存设备和辅助储存设备的命令和地址。8.如权利要求1所述的系统，其中，主储存设备包括易失性存储器，所述易失性存储器具有比辅助储存设备快的操作速度。9.如权利要求8所述的系统，其中，主储存设备包括高速缓冲存储器和动态随机存取存储器DR...

【专利技术属性】
技术研发人员：杨亨均，金龙珠，权容技，金弘植，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR