能够快速写入/读取数据的存储电路制造技术

本发明专利技术公开了一种能够快速写入/读取数据的存储电路。所述存储电路包含多个存储区块和一控制器，所述多个存储区块中的每一存储区块包含多个存储区段，且所述多个存储区段中的每一存储区段包含多条位线和多条字符线。当所述控制器启用对应一存储区段的一字符线的激活指令后，对应所述字符线的字符开关开启且数据依序写入所述存储区段内耦接于所述存储区段的多条位线且对应所述字符线的存储单元；当所述控制器启用至少一复制列写入指令时，所述数据被同时写入与所述存储区段的多条位线共享多个读出放大器且对应至少一其他字符线的存储单元。如此，本发明专利技术可缩短所述数据被写入对应所述至少一其他字符线的存储单元的时间。

Storage circuit capable of rapidly writing / reading data

The invention discloses a storage circuit capable of rapidly writing / reading data. The storage circuit includes a plurality of memory blocks and a controller, a memory block of the plurality of memory blocks includes a plurality of memory segments, and each segment of the plurality of storage section contains a plurality of bit lines and a plurality of word lines. When the controller enables a storage section corresponding to a character line activation instruction, switch character corresponding to the character line open and orderly data written in the memory cell storage section is coupled to the storage section and a plurality of bit lines corresponding to the character line; when the controller is enabled at least one copy column write instruction, the data storage unit is written simultaneously with the storage section of a plurality of bit lines sharing a plurality of sense amplifiers and corresponding to at least one other character line. Thus, the present invention can shorten the time when the data is written to a memory cell corresponding to at least one other character line.

【技术实现步骤摘要】
能够快速写入/读取数据的存储电路
本专利技术涉及一种存储电路，尤其涉及一种能够快速写入/读取数据的存储电路。
技术介绍
当耦接于存储电路的一应用单元欲写入数据至对应所述存储电路的一存储区块的一存储区段内一字符线WL1的存储单元时，所述存储电路的控制器会先启用对应字符线WL1的激活(active)指令ACTWL1(如图1所示)。然后在所述控制器启用激活指令ACTWL1后，对应字符线WL1的一字符开关即可根据激活指令ACTWL1开启。在所述控制器启用激活指令ACTWL1后，所述控制器接着启用一写入指令WRC。然后在所述控制器启用写入指令WRC后，所述存储区段内对应字符线WL1的存储单元的位开关即可根据写入指令WRC开启，其中所述位开关的数量为M，且M为大于1的整数。因此，在所述位开关开启后，所述数据即可依序写入对应字符线WL1的存储单元。如图1所示，因为所述位开关是根据写入指令WRC开启，所以在激活指令ACT之后，写入指令WRC必须包含M个使所述位开关开启的时钟信号，其中写入所述数据至对应字符线WL1的存储单元的时间至少包含M个时钟信号的时间和激活指令ACTWL1的时间。另外，在写入指令WRC之后，所述控制器会启用对应字符线WL1的地址的一预充电指令PREC，且对应字符线WL1的字符开关即可根据预充电指令PREC关闭。如图1所示，如果所述应用单元欲写入所述数据至对应所述存储区段内一字符线WLM的存储单元，则上述写入所述数据至对应字符线WL1的存储单元的步骤必须再重复一次，也就是说虽然所述应用单元是写入同样数据(所述数据)至对应字符线WLM的存储单元，但写入所述同样数据(所述数据)至对应字符线WLM的存储单元还是必须要花至少包含M个时钟信号的时间和激活指令ACTWLM的时间，其中图1是说明所述控制器所启用的激活指令ACTWL1、ACTWLM、写入指令WRC和预充电指令PREC的时序。因此，对于所述存储电路而言，现有技术并不是一个好的操作方案。
技术实现思路
本专利技术的一实施例公开一种能够快速写入数据的存储电路。所述存储电路包含多个存储区块和一控制器，所述多个存储区块中的每一存储区块包含多个存储区段，且所述多个存储区段中的每一存储区段包含多条位线和多条字符线。在所述数据依序写入一存储区段内耦接于所述存储区段内的多条位线且对应所述存储区段内的一字符线的存储单元后且当所述控制器启用至少一复制列(copyrow)写入指令时，所述数据被同时写入与所述存储区段的多条位线共享多个读出放大器且对应至少一其他字符线的存储单元，其中所述至少一其他字符线对应所述至少一复制列写入指令。本专利技术的另一实施例公开一种能够快速读取数据的存储电路。所述存储电路包含多个存储区块和一控制器，所述多个存储区块中的每一存储区块包含多个存储区段，且所述多个存储区段中的每一存储区段包含多条位线和多条字符线。在所述数据依序写入一存储区段内耦接于所述存储区段内的多条位线且对应所述存储区段内的一字符线的存储单元后，所述控制器控制对应所述字符线的字符开关关闭，当所述控制器启用对应所述字符线的激活指令时，对应所述字符线的字符开关开启，所述数据被读取至耦接所述存储区段的多条位线的多个读出放大器，以及所述多个读出放大器同时将所述数据写入与所述存储区段的多条位线共享所述多个读出放大器且对应至少一其他字符线的存储单元。本专利技术的另一实施例公开一种能够快速写入数据的存储电路。所述存储电路包含多个存储单元和一控制器。所述多个存储单元共同耦接至一读出放大器，以及所述控制器耦接所述多个存储单元。当所述控制器欲写入相同的一数据至所述多个存储单元中的一第一组存储单元以及至少一第二组存储单元时，所述控制器利用所述读出放大器直接复制被写入所述第一组存储单元的数据至所述至少一第二组存储单元。本专利技术的另一实施例公开一种能够快速读取数据的存储电路。所述存储电路包含多个存储单元和一控制器。所述多个存储单元共同耦接至一读出放大器，以及所述控制器耦接所述多个存储单元。当所述控制器欲写入所述多个存储单元中的一第一组存储单元储存的数据至所述多个存储单元中的至少一第二组存储单元时，所述控制器控制所述第一组存储单元重新电连接所述读出放大器，以及利用所述读出放大器直接复制所述数据至所述至少一第二组存储单元。本专利技术的另一实施例公开一种能够快速写入数据的存储电路。所述存储电路包含一命令译码器、多组存储单元和一控制器。所述命令译码器用于接收一组命令控制信号并产生一译码命令。所述多组存储单元共同耦接至一读出放大电路，其中所述读出放大电路包含多个读出放大器。所述控制器用于接收所述解码命令，并依据所述解码命令选择性地将所述多组存储单元中的一第一组存储单元储存的数据一次性地复制至所述多组存储单元中的一第二组存储单元。本专利技术公开一种能够快速写入/读取数据的存储电路。所述存储电路是根据所述存储电路内多条位线共享一读出放大器的特征，将原来写入耦接于一存储区段内的位线且对应所述存储区段内的一字符线的存储单元的数据同时写入与所述存储区段内的位线共享多个读出放大器且对应至少一其他字符线的存储单元。如此，相较于现有技术，本专利技术可大幅缩短所述数据被写入对应所述至少一其他字符线的存储单元的时间。附图说明图1是说明现有技术所公开的激活指令、写入指令和预充电指令的时序示意图。图2是本专利技术的一第一实施例所公开的一种存储电路的一存储区块内的存储区段的示意图。图3是本专利技术的一第二实施例所公开的一种能够快速写入数据的存储电路的操作方法的流程图。图4是说明激活指令、写入指令、复制列写入指令和预充电指令的时序示意图。图5是本专利技术的一第三实施例所公开的一种存储电路的一存储区块内的存储区段的示意图。图6是本专利技术的一第四实施例所公开的一种能够快速读取数据的存储电路的操作方法的流程图。图7是说明激活指令、写入指令、复制列写入指令和预充电指令的时序示意图。其中，附图标记说明如下：200控制器ACTWL1、ACTWLM、ACTWL11激活指令B1、B2存储区块BL11-BL1M、BL21-BL2M位线CRWRC(WL1N)、CRWRC(WL12)、复制列写入指令CRWRC(WL21)MS1、MS2存储区段PREC预充电指令MC111、MC11M、MC1N1、MC1NM、存储单元MC211、MC21M、MC2N1、MC2NMSA11-SA1M、SA21-SA2M、读出放大器SA31-SA3MWRC写入指令WL11-WL1N、WL21-WL2N字符线300-310、600-616步骤具体实施方式请参照图2，图2是本专利技术的一第一实施例所公开的一种存储电路的一存储区块B1内的存储区段MS1、MS2的示意图，其中所述存储电路包含多个存储区块和一控制器200，BL11-BL1M是存储区段MS1的位线，WL11-WL1N是存储区段MS1的字符线，MC111、MC11M、MC1N1、MC1NM是存储区段MS1的存储单元，BL21-BL2M是存储区段MS2的位线，WL21-WL2N是存储区段MS2的字符线，MC211、MC21M、MC2N1、MC2NM是存储区段MS2的存储单元，SA11-SA1M、SA21-SA2M、SA31-SA3M是所述存储电路的读出放大器，每两条位线共享一读本文档来自技高网...

【技术保护点】
一种能够快速写入数据的存储电路，包含：多个存储区块，其中所述多个存储区块中的每一存储区块包含多个存储区段，且所述多个存储区段中的每一存储区段包含多条位线和多条字符线；及一控制器；其特征在于还包含：在所述数据依序写入一存储区段内耦接于所述存储区段内的多条位线且对应所述存储区段内的一字符线的存储单元后且当所述控制器启用至少一复制列写入指令时，所述数据被同时写入与所述存储区段的多条位线共享多个读出放大器且对应至少一其他字符线的存储单元，其中所述至少一其他字符线对应所述至少一复制列写入指令。

【技术特征摘要】
2015.11.19 US 62/257,2411.一种能够快速写入数据的存储电路，包含：多个存储区块，其中所述多个存储区块中的每一存储区块包含多个存储区段，且所述多个存储区段中的每一存储区段包含多条位线和多条字符线；及一控制器；其特征在于还包含：在所述数据依序写入一存储区段内耦接于所述存储区段内的多条位线且对应所述存储区段内的一字符线的存储单元后且当所述控制器启用至少一复制列写入指令时，所述数据被同时写入与所述存储区段的多条位线共享多个读出放大器且对应至少一其他字符线的存储单元，其中所述至少一其他字符线对应所述至少一复制列写入指令。2.如权利要求1所述的存储电路，其特征在于：所述至少一复制列写入指令启用时，对应所述字符线的字符开关不会关闭。3.如权利要求1所述的存储电路，其特征在于：所述至少一其他字符线包含于所述存储区段或包含于不同所述存储区段的其他存储区段。4.如权利要求1所述的存储电路，其特征在于：所述数据依序写入所述存储区段内耦接于所述存储区段内的多条位线且对应所述存储区段内的所述字符线的存储单元包含：当所述控制器启用对应所述字符线的激活指令后，对应所述字符线的字符开关开启且所述数据依序写入所述存储单元。5.一种能够快速读取数据的存储电路，包含：多个存储区块，其中所述多个存储区块中的每一存储区块包含多个存储区段，且所述多个存储区段中的每一存储区段包含多条位线和多条字符线；及一控制器；其特征在于还包含：在所述数据依序写入一存储区段内耦接于所述存储区段内的多条位线且对应所述存储区段内的一字符线的存储单元后，所述控制器控制对应所述字符线的字符开关关闭，当所述控制器启用对应所述字符线的激活指令时，对应所述字符线的字符开关开启，所述数据被读取至耦接所述存储区段的多条位线的多...

【专利技术属性】
技术研发人员：夏浚，张正男，宋玉惠，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：中国台湾,71