一种光多参量传感CMOS单片集成电路制造技术

一种光多参量传感CMOS单片集成电路，由BDJ光电传感选择单元、电流电压线性转换电路、相关二次采样电路、差分放大输出电路、模式时序控制电路。本发明专利技术提出的光多参量传感集成电路，与掩埋CMOS双PN结光电二极管单片集成，可实现光波长和光强度参量的实时监测，具有误差小，精度高，检测范围宽，电路体积小、功耗低等优势，可广泛应用于光多参量监测的场合。

An optical multi parameter sensing CMOS monolithic integrated circuit

An optical multi parameter sensing CMOS monolithic integrated circuit consists of a BDJ photoelectric sensing selection unit, a current and voltage linear conversion circuit, a related two sampling circuit, a differential amplification output circuit and a mode sequential control circuit. Optical multi parameter sensing integrated circuit provided by the invention, integrated with the buried CMOS double p-n junction photodiode chip, can realize the real-time monitoring of Hikarumi Nagawako intensity parameters, with small error, high precision, wide detection range, small size and low power circuit, can be widely used in optical multi parameter monitoring.

【技术实现步骤摘要】
一种光多参量传感CMOS单片集成电路
本专利技术涉及光多参量传感CMOS单片集成电路。
技术介绍
掩埋CMOS双PN结光电二极管，由两个垂直堆叠的不同深度的二极管构成。这种器件的层叠式结构使得以硅材料作为滤光片时，光在硅晶体中的透射深度与波长有强烈的依赖关系，入射光功率和波长不同时，PN结测出的光电流也不相同。两个PN结的光电流比值与波长成良好的单调递增关系，可以用于单色光的波长测量，而输出电流大小与入射光功率成正比，可以用于光照强度的测量。目前，光电二极管分立元器件的应用已经成熟，其相关信号处理电路往往使用分立元件搭建，其缺点是电路复杂、体积大、待检测光参量单一、精度低；并联结构的光电二极管，通过设置开关，可实现并联结构到串联结构的转换，为实现多参量探测提供可能；基于微电子技术的光多参量传感电路，在大大缩小电路体积的同时，可提高弱信号的检测精度，使光多参量传感系统微型化成为可能。
技术实现思路
本专利技术要克服现有技术的上述缺点，提供一种光多参量传感CMOS单片集成电路。本专利技术将光多参量传感技术与微电子技术相结合，设计了一种光多参量传感CMOS单片集成电路，该电路采用CMOS工艺将掩埋双PN结光电二极管传感单元与信号处理电路单片集成，通过模式切换，可同时检测光照强度和光波长，实现了光多参量检测系统的微型化、自动化。其中掩埋CMOS光电二极管实现光信号到电信号的转换，而与掩埋CMOS光电二极管集成的各电路模块将光电二极管响应的微弱电流转换成易测量的电压信号输出。本专利技术的一种光多参量传感CMOS单片集成电路，由BDJ光电传感选择单元1、电流电压线性转换电路2、相关二次采样电路3、差分放大输出电路4、模式时序控制电路5，共5个电路模块组成。所述BDJ光电传感选择单元1中，第一输入端11a、第二输入端12a分别与模式时序控制电路5的第一输出端51b、第二输出端52b相连，输出端1b与电流电压线性转换电路2的第二输入端22a相连；BDJ光电传感选择单元1由浅PN结光电二极管D1、深PN结光电二极管D2、NMOS管N1以及PMOS管P1组成；所述浅PN结光电二极管D1与所述深PN结光电二极管D2共阴极连接，并且作为该BDJ光电传感选择单元1的输出端1b，所述深PN结光电二极管D2阳极接地，所述NMOS管N1漏极连接所述浅PN结光电二极管D1阳极，源极接地，所述PMOS管P1源极连接所述浅PN结光电二极管D1阳极，漏极接地，所述NMOS管N1栅极和所述PMOS管P1栅极分别为该BDJ光电传感选择单元1的第一输入端11a和第二输入端12a；所述电流电压线性转换电路2中，第一输入端21a接模式时序控制电路5的第三输出端53b，第二输入端22a接BDJ光电传感选择单元1的输出端1b，输出端2b接相关二次采样电路3的第一输入端31a和第二输入端32a；电流电压线性转换电路2由NMOS管N2、N3、N4、N5、N6和PMOS管P2、P3、P4、P5以及电容C1组成；所述PMOS管P2源极接电源VDD，栅极接所述PMOS管P3栅极，漏极接所述PMOS管P4源极，所述PMOS管P4栅极接所述PMOS管P5栅极，漏极与所述NMOS管N3漏极相连，并作为该电流电压线性转换电路2的输出端2b，所述NMOS管N3栅极接所述NMOS管N4栅极，源极接所述NMOS管N5漏极，所述NMOS管N5源极接地，栅极作为该电流电压线性转换电路(2)的第二输入端22a，所述PMOS管P3源极接电源VDD，栅漏短接，漏极接所述PMOS管P5源极，所述PMOS管P5栅漏短接，漏极接所述NMOS管N4漏极，所述NMOS管N4栅漏短接，源极接所述NMOS管N6漏极，所述NMOS管N6栅漏短接，源极接地，所述NMOS管N2漏极与所述电容C1一端接该电流电压线性转换电路2的输出端2b，所述NMOS管N2漏极与所述电容C1另一端接该电流电压线性转换电路2的输入端22a，所述NMOS管N2栅极作为该电流电压线性转换电路2的第一输入端21a；所述相关二次采样电路3中，第一输入端31a和第二输入端32a与电流电压线性转换电路2的输出端2b相连，第三输入端33a与模式时序控制电路5的第三输出端53b相连，第一输出端31b、第二输出端32b分别与差分放大输出电路4第一输入端41a、第二输入端42a相连；相关二次采样电路3由PMOS管P6、P7、P8和NMOS管N7、N8、N9以及电容C2、C3组成；所述PMOS管P6源极接电源VDD，栅极与所述NMOS管N7栅极相连，并引出端口作为该相关二次采样电路3的第三输入端33a，所述NMOS管N7源极接地，漏极接所述PMOS管P6漏极，并与所述PMOS管P7栅极和所述NMOS管N9栅极相连，所述PMOS管P7源极接所述NMOS管N8漏极，并引出端口作为该相关二次采样电路3的第一输入端31a，所述PMOS管P7漏极接所述NMOS管N8源极，并引出端口作为该相关二次采样电路3的第一输出端31b，所述NMOS管N8与所述PMOS管P8栅极相互连接，并共同连接至该相关二次采样电路3的第三输入端33a，所述PMOS管P8源极与所述NMOS管N9漏极相连，并引出端口作为该相关二次采样电路3的第二输入端32a，所述PMOS管P8漏极与所述NMOS管N9源极相连，并引出端口作为该相关二次采样电路3的第二输出端32b，所述电容C2、C3一端分别接该相关二次采样电路3的第一输出端31b、第二输出端32b，所述电容C2、C3另一端都接地；所述差分放大输出电路4中，第一输入端41a、第二输入端42a分别接相关二次采样电路3第一输出端31b、第二输出端32b，输出端OUTPUT为该差分放大输出电路4的输出端，同时也是本专利技术光多参量传感集成电路的输出端；差分放大输出电路4由NMOS管N10、N11、N12、N13、N14、N15、N16和PMOS管P9、P10、P11、P12、P13、P14、P15组成；所述PMOS管P9源极接电源VDD，栅极接所述PMOS管P12栅极，所述PMOS管P10源极接所述PMOS管P11源极且连接至所述PMOS管P9漏极，所述PMOS管P10栅极接所述NMOS管N10栅极，所述PMOS管P11栅极接所述NMOS管N11栅极，所述NMOS管N10栅极作为该差分放大输出电路4的第一输入端41a，源极接所述NMOS管N11源极且连接至所述NMOS管N12漏极，所述NMOS管N11栅极作为该差分放大输出电路4的第二输入端42a，所述NMOS管N12源极接地，栅极接所述NMOS管N15栅极，所述PMOS管P12源极接电源VDD，栅漏短接，栅极接所述PMOS管P13栅极，漏极接所述PMOS管P14源极，并引出端口接所述NMOS管N10漏极，所述PMOS管P14栅极接所述PMOS管P15栅极，栅漏短接，漏极接所述NMOS管N13漏极，所述NMOS管N13栅漏短接，栅极接所述NMOS管N14栅极，源极接所述NMOS管N15漏极，并引出端口接所述PMOS管P10漏极，所述NMOS管N15栅漏短接，栅极接所述NMOS管N16栅极，源极接地，所述PMOS管P13源极接电源VDD，漏极接所述PMOS管P15源极，并引出端口接所述NMOS管N11漏极，所本文档来自技高网...

【技术保护点】
一种光多参量传感CMOS单片集成电路，由BDJ光电传感选择单元(1)、电流电压线性转换电路(2)、相关二次采样电路(3)、差分放大输出电路(4)、模式时序控制电路(5)；所述BDJ光电传感选择单元(1)中，第一输入端11a、第二输入端12a分别与模式时序控制电路(5)的第一输出端51b、第二输出端52b相连，输出端1b与电流电压线性转换电路(2)的第二输入端22a相连；BDJ光电传感选择单元(1)由浅PN结光电二极管D1、深PN结光电二极管D2、NMOS管N1以及PMOS管P1组成；所述浅PN结光电二极管D1与所述深PN结光电二极管D2共阴极连接，并且作为该BDJ光电传感选择单元(1)的输出端1b，所述深PN结光电二极管D2阳极接地，所述NMOS管N1漏极连接所述浅PN结光电二极管D1阳极，源极接地，所述PMOS管P1源极连接所述浅PN结光电二极管D1阳极，漏极接地，所述NMOS管N1栅极和所述PMOS管P1栅极分别为该BDJ光电传感选择单元(1)的第一输入端11a和第二输入端12a；所述电流电压线性转换电路(2)中，第一输入端21a接模式时序控制电路(5)的第三输出端53b，第二输入端22a接BDJ光电传感选择单元(1)的输出端1b，输出端2b接相关二次采样电路(3)的第一输入端31a和第二输入端32a；电流电压线性转换电路(2)由NMOS管N2、N3、N4、N5、N6和PMOS管P2、P3、P4、P5以及电容C1组成；所述PMOS管P2源极接电源VDD，栅极接所述PMOS管P3栅极，漏极接所述PMOS管P4源极，所述PMOS管P4栅极接所述PMOS管P5栅极，漏极与所述NMOS管N3漏极相连，并作为该电流电压线性转换电路(2)的输出端2b，所述NMOS管N3栅极接所述NMOS管N4栅极，源极接所述NMOS管N5漏极，所述NMOS管N5源极接地，栅极作为该电流电压线性转换电路(2)的第二输入端22a，所述PMOS管P3源极接电源VDD，栅漏短接，漏极接所述PMOS管P5源极，所述PMOS管P5栅漏短接，漏极接所述NMOS管N4漏极，所述NMOS管N4栅漏短接，源极接所述NMOS管N6漏极，所述NMOS管N6栅漏短接，源极接地，所述NMOS管N2漏极与所述电容C1一端接该电流电压线性转换电路(2)的输出端2b，所述NMOS管N2漏极与所述电容C1另一端接该电流电压线性转换电路(2)的输入端22a，所述NMOS管N2栅极作为该电流电压线性转换电路(2)的第一输入端21a；所述相关二次采样电路(3)中，第一输入端31a和第二输入端32a与电流电压线性转换电路(2)的输出端2b相连，第三输入端33a与模式时序控制电路(5)的第三输出端53b相连，第一输出端31b、第二输出端32b分别与差分放大输出电路(4)第一输入端41a、第二输入端42a相连；相关二次采样电路(3)由PMOS管P6、P7、P8和NMOS管N7、N8、N9以及电容C2、C3组成；所述PMOS管P6源极接电源VDD，栅极与所述NMOS管N7栅极相连，并引出端口作为该相关二次采样电路(3)的第三输入端33a，所述NMOS管N7源极接地，漏极接所述PMOS管P6漏极，并与所述PMOS管P7栅极和所述NMOS管N9栅极相连，所述PMOS管P7源极接所述NMOS管N8漏极，并引出端口作为该相关二次采样电路(3)的第一输入端31a，所述PMOS管P7漏极接所述NMOS管N8源极，并引出端口作为该相关二次采样电路(3)的第一输出端31b，所述NMOS管N8与所述PMOS管P8栅极相互连接，并共同连接至该相关二次采样电路(3)的第三输入端33a，所述PMOS管P8源极与所述NMOS管N9漏极相连，并引出端口作为该相关二次采样电路(3)的第二输入端32a，所述PMOS管P8漏极与所述NMOS管N9源极相连，并引出端口作为该相关二次采样电路(3)的第二输出端32b，所述电容C2、C3一端分别接该相关二次采样电路(3)的第一输出端31b、第二输出端32b，所述电容C2、C3另一端都接地；所述差分放大输出电路(4)中，第一输入端41a、第二输入端42a分别接相关二次采样电路(3)第一输出端31b、第二输出端32b，输出端OUTPUT为该差分放大输出电路(4)的输出端，同时也是本专利技术光多参量传感集成电路的输出端；差分放大输出电路(4)由NMOS管N10、N11、N12、N13、N14、N15、N16和PMOS管P9、P10、P11、P12、P13、P14、P15组成；所述PMOS管P9源极接电源VDD，栅极接所述PMOS管P12栅极，所述PMOS管P10源极接所述PMOS管P11源极且连接至所述PMOS管P9漏极，所述PMOS管P10栅极接所述NMOS管N10栅极，所述PMOS管P11栅极接...

【技术特征摘要】
1.一种光多参量传感CMOS单片集成电路，由BDJ光电传感选择单元(1)、电流电压线性转换电路(2)、相关二次采样电路(3)、差分放大输出电路(4)、模式时序控制电路(5)；所述BDJ光电传感选择单元(1)中，第一输入端11a、第二输入端12a分别与模式时序控制电路(5)的第一输出端51b、第二输出端52b相连，输出端1b与电流电压线性转换电路(2)的第二输入端22a相连；BDJ光电传感选择单元(1)由浅PN结光电二极管D1、深PN结光电二极管D2、NMOS管N1以及PMOS管P1组成；所述浅PN结光电二极管D1与所述深PN结光电二极管D2共阴极连接，并且作为该BDJ光电传感选择单元(1)的输出端1b，所述深PN结光电二极管D2阳极接地，所述NMOS管N1漏极连接所述浅PN结光电二极管D1阳极，源极接地，所述PMOS管P1源极连接所述浅PN结光电二极管D1阳极，漏极接地，所述NMOS管N1栅极和所述PMOS管P1栅极分别为该BDJ光电传感选择单元(1)的第一输入端11a和第二输入端12a；所述电流电压线性转换电路(2)中，第一输入端21a接模式时序控制电路(5)的第三输出端53b，第二输入端22a接BDJ光电传感选择单元(1)的输出端1b，输出端2b接相关二次采样电路(3)的第一输入端31a和第二输入端32a；电流电压线性转换电路(2)由NMOS管N2、N3、N4、N5、N6和PMOS管P2、P3、P4、P5以及电容C1组成；所述PMOS管P2源极接电源VDD，栅极接所述PMOS管P3栅极，漏极接所述PMOS管P4源极，所述PMOS管P4栅极接所述PMOS管P5栅极，漏极与所述NMOS管N3漏极相连，并作为该电流电压线性转换电路(2)的输出端2b，所述NMOS管N3栅极接所述NMOS管N4栅极，源极接所述NMOS管N5漏极，所述NMOS管N5源极接地，栅极作为该电流电压线性转换电路(2)的第二输入端22a，所述PMOS管P3源极接电源VDD，栅漏短接，漏极接所述PMOS管P5源极，所述PMOS管P5栅漏短接，漏极接所述NMOS管N4漏极，所述NMOS管N4栅漏短接，源极接所述NMOS管N6漏极，所述NMOS管N6栅漏短接，源极接地，所述NMOS管N2漏极与所述电容C1一端接该电流电压线性转换电路(2)的输出端2b，所述NMOS管N2漏极与所述电容C1另一端接该电流电压线性转换电路(2)的输入端22a，所述NMOS管N2栅极作为该电流电压线性转换电路(2)的第一输入端21a；所述相关二次采样电路(3)中，第一输入端31a和第二输入端32a与电流电压线性转换电路(2)的输出端2b相连，第三输入端33a与模式时序控制电路(5)的第三输出端53b相连，第一输出端31b、第二输出端32b分别与差分放大输出电路(4)第一输入端41a、第二输入端42a相连；相关二次采样电路(3)由PMOS管P6、P7、P8和NMOS管N7、N8、N9以及电容C2、C3组成；所述PMOS管P6源极接电源VDD，栅极与所述NMOS管N7栅极相连，并引出端口作为该相关二次采样电路(3)的第三输入端33a，所述NMOS管N7源极接地，漏极接所述PMOS管P6漏极，并与所述PMOS管P7栅极和所述NMOS管N9栅极相连，所述PMOS管P7源极接所述NMOS管N8漏极，并引出端口作为该相关二次采样电路(3)的第一输入端31a，所述PMOS管P7漏极接所述NMOS管N8源极，并引出端口作为该相关二次采样电路(3)的第一输出端31b，所述NMOS管N8与所述PMOS管P8栅极相互连接，并共同连接至该相关二次采样电路(3)的第三输入端33a，所述PMOS管P8源极与所述NMOS管N9漏极相连，并引出端口作为该相关二次采样电路(3)的第二输入端32a，所述PMOS管P8漏极与所述NMOS管N9源极相连，并引出端口作为该相关二次采样电路(3)的第二输出端32b，所述电容C2、C3一端分别接该相关二次采样电路(3)的第一输出端31b、第二输出端32b，所述电容C2、C3另一端都接地；所述差分放大输出电路(4)中，第一输入端41a、第二输入端42a分别接相关二次采样电路(3)第一输出端31b、第二输出端32b，输出端OUTPUT为该差分放大输出电路(4)的输出端，同时也是本发明光多参量传感集成电路的输出端；差分放大输出电路(4)由NMOS管N10、N11、N12、N13、N14、N15、N16和PMOS管P9、P10、P11、P12、P13、P14、P15组成；所述PMOS管P9源极接电源VDD，栅极接所述PMOS管P12栅极，所述PMOS管P10源极接所述PMOS管P11源极且连接至所述PMOS管P9漏极，所述PMOS管P10栅极接所述NMOS管N10栅极，所述PMOS管P11栅极接所述NMOS管N11栅极，所述NMOS管N10栅极作为该差分放大输出电路(4)的第一输入端41...

【专利技术属性】
技术研发人员：施朝霞，吴柯柯，
申请(专利权)人：浙江工业大学，
类型：发明
国别省市：浙江,33