功率场效应晶体管(FET)、预驱动器、控制器和感测电阻器的集成制造技术

在用于将功率场效应晶体管(FET)、预驱动器、控制器和/或电阻器集成到公共多芯片封装中用于实现多相桥接电路的技术的所述实例中，所述技术可以提供具有至少两个高侧(HS)FET(80)和至少两个低侧(LS)FET(82、84、86)的多芯片封装(62)，并且将所述至少两个HS FET或所述至少LS FET放置在公共管芯(80)上。将至少两个FET放置在公共管芯上可以减少实现一组功率FET所需的管芯数量和热焊盘(即，管芯焊盘)数量，由此减少多相桥接电路的部件计数和/或允许获得更紧凑、更高电流密度的多相桥接电路，而不显著增加所述电路的热功耗。

【技术实现步骤摘要】
【国外来华专利技术】功率场效应晶体管(FET)、预驱动器、控制器和感测电阻器的集成
本专利技术涉及集成电路，并且更具体地，涉及场效应晶体管(FET)集成电路的封装。
技术介绍
多相桥接电路可以在各种功率应用中使用，诸如电机驱动器和多相功率转换器。多相桥接电路可以包括：全桥电路(H桥)、3相桥接电路、双桥电路、以及包括晶体管的两个或更多个半桥配置的其他电路。在许多功率应用(例如，电机驱动器和功率转换器)中，装置中的功率电子器件的空间可能受限。对于功率转换器，功率密度是一个主要问题。此外，当使用多个功率场效应晶体管(FET)来实现功率电子器件时，板上寄生效应可能呈现性能限制。此外，可能需要获得多个离散部件以便设计多相桥接电路，由此增加系统成本。随着桥接电路中的相数或电压输出数量增加，问题可能变得明显恶化。设计紧凑、高电流密度的多相桥接电路可能呈现显著的设计挑战，所述多相桥接电路具有相对较低的热功耗，不会过度负担板上寄生效应，并且具有低部件计数。
技术实现思路
在所描述的实例中，多芯片封装包括至少两个低侧(LS)场效应晶体管(FET)。多芯片封装还包括至少两个高侧(HS)FET。多芯片封装还包括管芯，所述管芯包括至少两个HSFET或至少两个LSFET。在其他实例中，多芯片封装包括至少两个低侧(LS)场效应晶体管(FET)。多芯片封装还包括至少两个高侧(HS)FET。多芯片封装还包括第一管芯，所述第一管芯包括至少两个HSFET或至少两个LSFET。多芯片封装还包括第二管芯，所述第二管芯包括控制器电路和驱动器电路中的至少一个。在附加的实例中，多芯片封装包括至少两个低侧(LS)场效应晶体管(FET)。多芯片封装还包括至少两个高侧(HS)FET。多芯片封装还包括第一管芯，所述第一管芯包括至少两个HSFET或至少两个LSFET。多芯片封装还包括第二管芯，所述第二管芯包括控制器电路或驱动器电路中的至少一个。多芯片封装还包括第一电阻器，所述第一电阻器耦合到至少两个HSFET或至少两个LSFET中的第一个。多芯片封装还包括第二电阻器，所述第二电阻器耦合到至少两个HSFET或至少两个LSFET中的第二个。附图说明图1是示出可使用根据本公开的多芯片封装的示例性电力系统的框图。图2是根据本公开的示例性全桥电路(或H桥电路)的示意图。图3是根据本公开的示例性三相桥接电路的示意图。图4-图7是根据本公开的包括各种示例性桥接配置电路的示例性多芯片封装的概念图。图8是根据本公开的包括垂直堆叠的FET管芯结构的示例性多芯片封装的透视图。图9是图8的示例性多芯片封装的横截面图。图10-图34是根据本公开的包括各种示例性桥接电路的附加示例性多芯片封装的概念图。具体实施方式临时申请US62/090,197通过引用并入本文。本公开描述了用于将功率场效应晶体管(FET)、预驱动器、控制器、和/或电阻器集成到公共多芯片封装中用于实现多相桥接电路的技术。所述技术可包括：提供具有至少两个高侧(HS)FET和至少两个低侧(LS)FET的多芯片封装，以及将至少两个HSFET或至少LSFET放置在公共管芯上。将至少两个FET放置在公共管芯上可以减少实现一组功率FET所需的管芯数量和热焊盘(即，管芯焊盘)数量。以此方式，可以减少支持多相桥接电路的多芯片封装的部件计数。此外，在公共管芯上实现HSFET可以允许通过消除管芯和热焊盘间距来在较小区域中实现相同尺寸的FET，如果在单独管芯上实现HSFET则将需要所述管芯和热焊盘间距。通过集成HSFET而生成的额外区域可以允许组合FET管芯的尺寸增加，这可能导致较低的热功耗。以此方式，可以获得更紧凑、更高电流密度的多相电路，而不显著增加电路的热功耗。在一些实例中，可以在公共管芯上实现两个或更多个HSFET，并且HSFET的衬底可以用作HSFET的公共漏极。使用具有公共漏极的组合HSFET管芯可以允许共享公共漏极电压的多相桥接电路被实现成：相对于通过单独HSFET管芯实现的类似电路，具有减小的面积。在另外的实例中，可以在第一公共管芯上实现两个或更多个HSFET，并且可以在第二公共管芯上实现两个或更多个LSFET。HSFET的衬底可以用作HSFET的公共漏极，并且LSFET的衬底可以用作LSFET的公共源极。使用组合FET管芯用于LSFET和HSFET可允许共享公共漏极电压和源极电压并且不包括LS感测电阻器的多相桥接电路被实现成：相对于通过单独HSFET管芯和LSFET管芯实现的类似电路，有减小的面积。在一些实例中，当LSFET的公共源极耦合到接地电源电压时，可以能够在与LSFET相同的热焊盘上实现控制器管芯和/或预驱动器管芯。这可以进一步减少多芯片封装的部件计数并且进一步减少消耗的面积量。在附加的实例中，可以在公共管芯上实现两个或更多个LSFET，并且可以在公共LSFET管芯的顶部上堆叠两个或更多个HSFET以便生成垂直堆叠的FET管芯结构。这些LSFET的衬底可以作为这些LSFET的公共源极。在组合LSFET管芯的顶部上堆叠HS管芯可以减少多芯片封装中的LSFET和HSFET所占用的面积量。通过在组合LSFET管芯上堆叠HSFET而生成的额外区域可以允许组合LSFET管芯的尺寸增大，这可能导致较低的电流密度和较低的热功耗。以此方式，可以获得更紧凑的电源电路，而不显著增加电路的热功耗。在附加的实例中，可以在公共管芯上实现两个或更多个LSFET，可以在公共LSFET管芯的顶部上堆叠两个或更多个HSFET以便生成垂直堆叠的FET管芯结构，并且一个或更多个感测电阻器可以耦合到一个或更多个HSFET。这些LSFET的衬底可以作为这些LSFET的公共源极。将感测电阻器耦合到HSFET而不是LSFET可允许在与组合LSFET管芯相同的热焊盘上实现控制器管芯和/或预驱动器管芯。这可以进一步减少多芯片封装的部件计数并且进一步减少消耗的面积量。在一些实例中，根据本公开内容设计的多芯片封装除了包括至少两个HSFET和至少两个LSFET之外，还可以包括控制器和/或预驱动器。在另外的实例中，根据本公开设计的多芯片封装可以包括至少两个HSFET、至少两个LSFET、控制器和/或预驱动器以及一个或更多个感测电阻器。本公开的技术可以允许减少实现多相桥接电路的多芯片封装的部件计数。所述技术还可以允许客户从单个供应商获得单个多芯片封装解决方案用于实现多相桥接电路。所述技术还可以减少板上寄生效应，其可能是电源电路(诸如电机驱动器和功率转换器)的性能限制。图1是示出可使用根据本公开的多芯片封装的示例性电力系统10的框图。电力系统10包括控制器12、驱动器14、电力开关16、负载18和连接20、22、24。可替代地，控制器12和驱动器14可以分别被另外称为控制器电路和驱动器电路。控制器12的输出通过连接20耦合到驱动器14的输入。驱动器14的输出通过连接22耦合到电力开关16的输入。电力开关16的输出通过连接24耦合到负载18的输入。电力开关16可以包括一个或更多个高侧(HS)电力开关和一个或更多个低侧(LS)电力开关。相应的LS电力开关可以耦合到相应的HS电力开关以便形成多相桥接电路。驱动器14可以包括一个或更多个驱动器，其被配置成提供足够的电流和/或电压来驱动电力开关16的本文档来自技高网...

【技术保护点】
一种多芯片封装，其包括：至少两个低侧场效应晶体管即LS FET；至少两个高侧FET即HS FET；以及管芯，其包括所述至少两个HS FET或所述至少两个LS FET。

【技术特征摘要】
【国外来华专利技术】2014.12.10 US 62/090,1971.一种多芯片封装，其包括：至少两个低侧场效应晶体管即LSFET；至少两个高侧FET即HSFET；以及管芯，其包括所述至少两个HSFET或所述至少两个LSFET。2.根据权利要求1所述的多芯片封装，其中所述管芯是包括所述至少两个HSFET的第一管芯，并且其中所述多芯片封装还包括：第二管芯，其包括所述至少两个LSFET的第一LSFET；以及第三管芯，其包括所述至少两个LSFET的第二LSFET。3.根据权利要求2所述的多芯片封装，其还包括：第四管芯，其包括控制器电路或驱动器电路中的至少一个。4.根据权利要求3所述的多芯片封装，其还包括：第一电阻器，其耦合到所述第一LSFET的源极电极；以及第二电阻器，其耦合到所述第二LSFET的源极电极。5.根据权利要求1所述的多芯片封装，其中所述管芯是包括所述至少两个HSFET的第一管芯，其中所述多芯片封装还包括：第二管芯，其包括所述两个LSFET中的至少一个。6.根据权利要求5所述的多芯片封装，其还包括：热焊盘；第三管芯，其包括控制器电路或驱动器电路中的至少一个；其中所述第二管芯和所述第三管芯设置在所述热焊盘上。7.根据权利要求6所述的多芯片封装，其中所述第二管芯包括所述LSFET中的至少两个。8.根据权利要求6所述的多芯片封装，其中所述至少两个HSFET是漏极衬底HSFET，并且其中所述至少两个LSFET是源极衬底LSFET。9.根据权利要求1所述的多芯片封装，其中所述管芯是包括所述至少两个HSFET的第一管芯，并且其中所述至少两个HSFET是漏极衬底HSFET。10.根据权利要求1所述的多芯片封装，其中所述管芯是包括所述至少两个LSFET的第一管芯，并且其中所述多芯片封装还包括：第二管芯，其包括所述至少两个HSFET的第一HSFET；以及第三管芯，其包括所述至少两个HSFET的第二HSFET，其中所述第二管芯和所述第三管芯垂直堆叠在所述第一管芯的顶部上。11.根据权利要求10所述的多芯片封装，其还包括：第一夹具，其位于所述第一管芯与所述第二管芯之间，并且耦合到所述至少两个LSFET的所述第一LSFET的漏极电极，...

【专利技术属性】
技术研发人员：I·W·兰穆图，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国,US