电荷再分配连续逼近式模拟数字转换器及其控制方法技术

本发明专利技术涉及电荷再分配连续逼近式模拟数字转换器及其控制方法。电荷再分配连续逼近式模拟数字转换器，包含：一比较器，产生一比较结果；一缓存器，用来储存一数字输出码，并依据该比较结果决定该数字输出码的位值；一控制电路，用来依据该数字输出码产生一控制信号；多个第一电容，具有一第一端点及一第二端点，该第一端点耦接该比较器的一第一输入端；至少一第二电容，有一第三端点及一第四端点，该第三端点耦接该比较器的该第一输入端。在各该第一电容的该第二端点及该第二电容的该第四端点的电压被切换之前，该第二端点耦接一第一电压并且该第四端点耦接一第二电压。该第一电压不等于该第二电压。

Charge redistribution continuous approximation type analog digital converter and control method thereof

The invention relates to a charge redistribution continuous approximation analog digital converter and a control method thereof. The charge redistribution successive approximation analog to digital converter comprises a comparator, a comparison result; a buffer is used to store a digital output code, and according to the result of the comparison determines the digital output code bit value; a control circuit is used for generating a control signal according to the digital output code; a first capacitor has a first end and a second end, the first input end of a first end coupled to the comparator; at least a second capacitor, a third end and a fourth end, the first input end of the comparator is coupled to the third end. Before the voltage of the second terminal of the first capacitor and the voltage of the fourth terminal of the second capacitor is switched, the second terminal is coupled to a first voltage and the fourth end is coupled to a second voltage. The first voltage is not equal to the second voltage.

【技术实现步骤摘要】
电荷再分配连续逼近式模拟数字转换器及其控制方法
本专利技术是关于连续逼近式ADC，尤其是关电荷再分配连续逼近式ADC及其控制方法。
技术介绍
图1是已知电荷再分配(chargeredistribution)连续逼近式(successiveapproximation)模拟数字转换器(analogtodigitalconverter,ADC)的功能方块图。在电荷再分配连续逼近式ADC的某一次操作周期(包含电容切换阶段与电压比较阶段)中，连续逼近缓存器(successiveapproximationregister,SAR)120依据比较器105的比较结果，决定数字输出码Dn的其中一位的值(1/0)，控制电路130再依据数字输出码Dn(亦即间接依据比较结果)产生控制信号Csw。之后，数字模拟转换器(digitaltoanalogconverter,DAC)110依据控制信号Csw改变其内部的电容阵列的切换状态(控制电容的其中一端耦接至地或参考信号Vref)，使电容上的电荷重新分布，进而改变比较器105的反相输入端或非反相输入端的准位，以改变连续逼近式ADC下一个操作周期的比较对象。重复上述的步骤，数字输出码Dn由最高有效位(MSB)往最低有效位(LSB)依序被决定，过程中其所代表的值也渐渐往输入信号vi逼近。图1的电路可用于差动信号(differentialsignal)或单端信号(single-endedsignal，即由一数据信号及一共模信号所组成)。由于比较器105非理想，其输入偏移电压(inputoffsetvoltage)受到输入信号vi的共模(commonmode)信号的影响极大，举例来说，在某些情况下，当输入信号vi的共模信号有250mV的变化时，会造成比较器105的输入偏移电压有1.8mV之多，使连续逼近式ADC的总谐波失真(TotalHarmonicDistortion,THD)变差，以及造成连续逼近式ADC的精准度降低。文献「A10-bit100-MS/sReference-FreeSARADCin90nmCMOS」(YanZhu,etal.,"A10-bit100-MS/sreference-freeSARADCin90nmCMOS,"IEEEJ.Solid-StateCircuits,vol.45,no.6,pp.1111-1121,June2010)提供一个取正电压VDD的一半作为一额外的参考电压的解决方案，但正电压VDD随着制程的演进而降低，所以此文献的解决方案在先进制程中面临参考电压过低而不易被导通的问题，造成实作上的困难。
技术实现思路
鉴于先前技术的不足，本专利技术的一目的在于提供一种电荷再分配连续逼近式ADC及其控制方法，以解决连续逼近式ADC应用于单端信号时精准度下降的问题。本专利技术公开一种电荷再分配连续逼近式模拟数字转换器，应用于一单端信号，包含：一比较器，用来接收该单端信号，并产生一比较结果；一缓存器，耦接该比较器，用来储存一数字输出码，并依据该比较结果决定该数字输出码的位值；一控制电路，耦接该缓存器，用来依据该数字输出码产生一控制信号；多个第一电容，各该第一电容具有一第一端点及一第二端点，该第一端点耦接该比较器的一第一输入端；至少一第二电容，具有一第三端点及一第四端点，该第三端点耦接该比较器的该第一输入端。当该控制信号控制该些第一电容的其中一者的该第二端点由一第一电压切换至一第二电压时，该第二电容的该第四端点维持在该第二电压，而当该控制信号控制该第二电容的该第四端点由该第二电压切换至该第一电压时，该第一电容的该第二端点维持在该第一电压。本专利技术另公开一种电荷再分配连续逼近式模拟数字转换器的控制方法，应用于包含一比较器的一连续逼近式模拟数字转换器，该控制方法包含：提供多个第一电容；耦接各该第一电容的一第一端点至该比较器的一第一输入端，并且耦接各该第一电容的一第二端点至一第一电压；提供至少一第二电容；耦接该第二电容的一第三端点至该比较器的该第一输入端，并且耦接该第二电容的一第四端点至一第二电压；以及依据该比较器的一比较结果控制该些第一电容的一目标电容的该第二端点由该第一电压切换至该第二电压，或是依据该比较器的该比较结果控制该第二电容的该第四端点由该第二电压切换至该第一电压。本专利技术另公开一种电荷再分配连续逼近式模拟数字转换器，包含：一比较器，产生一比较结果；一缓存器，耦接该比较器，用来储存一数字输出码，并依据该比较结果决定该数字输出码的位值；一控制电路，耦接该缓存器，用来依据该数字输出码产生一控制信号；多个第一电容，各该第一电容具有一第一端点及一第二端点，该第一端点耦接该比较器的一第一输入端；至少一第二电容，有一第三端点及一第四端点，该第三端点耦接该比较器的该第一输入端。在各该第一电容的该第二端点及该第二电容的该第四端点的电压被切换之前，该第二端点耦接一第一电压并且该第四端点耦接一第二电压，该第一电压不等于该第二电压。本专利技术的电荷再分配连续逼近式ADC及其控制方法能够降低连续逼近式ADC的内部比较器的共模电压偏移与输入信号的关联性，以提升ADC的精准度。相较于已知技术，本专利技术所提出的解决方案无需取用正电压VDD的一半来提供额外的参考电压，因此更适用于先进制程。有关本专利技术的特征、实作与功效，兹配合附图作实施例详细说明如下。附图说明图1为已知电荷再分配连续逼近式ADC的功能方块图；图2为图1的DAC110的内部电容阵列；图3为本专利技术用于电荷再分配连续逼近式ADC的DAC的一实施例的电路图；图4为本专利技术用于电荷再分配连续逼近式ADC的DAC的另一实施例的电路图；以及图5为本专利技术电荷再分配连续逼近式ADC的控制方法其中一实施例的流程图。具体实施方式以下说明内容的技术用语是参照本
的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释系以本说明书的说明或定义为准。本专利技术的公开内容包含电荷再分配连续逼近式ADC及其控制方法，以提升ADC的精准度。由于本专利技术的电荷再分配连续逼近式ADC所包含的部分组件单独而言可能为已知组件，因此在不影响该装置专利技术的充分公开及可实施性的前提下，以下说明对于已知组件的细节将予以节略。图1的DAC110内部的电容阵列如图2所示。DAC110包含两个电容阵列(各自包含电容8C、4C、2C、1C，其中8C、4C、2C、1C仅用以表示相对电容值)，一个电容阵列耦接比较器105的非反相输入端(正端)，另一耦接反相输入端(负端)。每个电容的其中一端耦接比较器105，另一端经由开关SW1～SW4或SW1'～SW4'耦接至地或参考电压Vref。开关SW1～SW4及SW1'～SW4'为成对开关，其切换受控制信号Csw控制。更详细地说，在DAC110的某个电容切换阶段时，控制信号Csw控制开关对SW1及SW1'的其中之一切换至地，另一个维持耦接参考电压Vref。开关对(SW2,SW2')、(SW3,SW3')、(SW4,SW4')同理。当输入信号vi为差动信号时，差动信号对vip及vin具有以下的关系：vip＝Vcm+ΔV(1)vin＝Vcm-ΔV(2)其中Vcm为共模信号，ΔV则用来表示差模信号。从连续逼近式ADC开始动作至结束，亦即四组开关由初始状态至切本文档来自技高网...

【技术保护点】
一种电荷再分配连续逼近式模拟数字转换器，应用于一单端信号，包含：一比较器，用来接收该单端信号，并产生一比较结果；一缓存器，耦接该比较器，用来储存一数字输出码，并依据该比较结果决定该数字输出码的位值；一控制电路，耦接该缓存器，用来依据该数字输出码产生一控制信号；多个第一电容，各该第一电容具有一第一端点及一第二端点，该第一端点耦接该比较器的一第一输入端；至少一第二电容，具有一第三端点及一第四端点，该第三端点耦接该比较器的该第一输入端；其中，当该控制信号控制该多个第一电容的其中一个的该第二端点由一第一电压切换至一第二电压时，该第二电容的该第四端点维持在该第二电压，而当该控制信号控制该第二电容的该第四端点由该第二电压切换至该第一电压时，该第一电容的该第二端点维持在该第一电压。

【技术特征摘要】
1.一种电荷再分配连续逼近式模拟数字转换器，应用于一单端信号，包含：一比较器，用来接收该单端信号，并产生一比较结果；一缓存器，耦接该比较器，用来储存一数字输出码，并依据该比较结果决定该数字输出码的位值；一控制电路，耦接该缓存器，用来依据该数字输出码产生一控制信号；多个第一电容，各该第一电容具有一第一端点及一第二端点，该第一端点耦接该比较器的一第一输入端；至少一第二电容，具有一第三端点及一第四端点，该第三端点耦接该比较器的该第一输入端；其中，当该控制信号控制该多个第一电容的其中一个的该第二端点由一第一电压切换至一第二电压时，该第二电容的该第四端点维持在该第二电压，而当该控制信号控制该第二电容的该第四端点由该第二电压切换至该第一电压时，该第一电容的该第二端点维持在该第一电压。2.根据权利要求1所述的电荷再分配连续逼近式模拟数字转换器，其中，该第二电容与该多个第一电容的其中之一有实质上相同的电容值。3.根据权利要求1所述的电荷再分配连续逼近式模拟数字转换器，其中，在切换该多个第一电容及该第二电容的电压之前，各该第一电容的该第二端点耦接该第一电压，以及该第二电容的该第四端点耦接该第二电压。4.根据权利要求1所述的电荷再分配连续逼近式模拟数字转换器，更包含：至少一第三电容，耦接该比较器的一第二输入端；其中，该第二电容与该多个第一电容的其中一个有实质上相同的电容值，以及该第三电容与该多个第一电容的另一个有实质上相同的电容值。5.根据权利要求1所述的电荷再分配连续逼近式模拟数字转换器，更包含：至少一第三电容，耦接该比较器的一第二输入端；其中，该第二电容与该第三电容的个数总和与该多个第一电容的个数相同。6.根据权利要求1所述的电荷再分配连续逼近式模拟数字...

【专利技术属性】
技术研发人员：钟国圣，黄诗雄，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾,71