DAC电容阵列及模数转换器、降低模数转换器功耗的方法技术

本发明专利技术实施例属于集成电路领域，涉及一种DAC电容阵列及模数转换器、降低模数转换器功耗的方法。所述DAC电容阵列包括多个并联的子电容阵列，所述每个子电容阵列包括：电容组：包括N个并联的电容，所述N为正整数；主路开关及多个多路选择开关；所述电容组中各电容的一端共同连接于比较器的输入端，并通过所述主路开关连接一个输入源；所述电容组中各电容的另一端通过相应的多路选择开关连接于多个输入源。通过调整DAC电容阵列各电容连接的参考电压，对DAC电容阵列进行优化，可降低DAC电容阵列的整体电容大小，从而减小SAR型模数转化器的体积，降低功耗，同时在芯片制造中可降低芯片成本。

DAC capacitor array and analog to digital converter and method for reducing power consumption of analog-to-digital converter

The embodiment of the invention belongs to the field of integrated circuits, and relates to a DAC capacitor array and an analog-to-digital converter, and a method for reducing the power consumption of an analog-to-digital converter. The DAC sub capacitor array capacitor array comprises a plurality of parallel, wherein each sub capacitor array includes a capacitor group including N capacitor connected in parallel, wherein N is a positive integer; the main switch and a plurality of multi-channel selection switch; one end of the capacitance of the capacitor group is connected to the input end of the common ratio a device, and through the main road connecting an input source switch; the capacitor in each group, the other end of the capacitance through the corresponding multi-channel selection switch is connected to a plurality of input source. Connect the reference voltage by adjusting the DAC capacitance of the capacitor array, DAC capacitor array is optimized, can reduce the overall size of the DAC capacitor capacitor array, thereby reducing the SAR type analog-to-digital converter volume, lower power consumption, at the same time can reduce the cost of the chip chip manufacturing.

【技术实现步骤摘要】
【国外来华专利技术】DAC电容阵列及模数转换器、降低模数转换器功耗的方法
本专利技术实施例属于集成电路领域，尤其涉及一种DAC电容阵列及模数转换器、降低模数转换器功耗的方法。
技术介绍
逐次逼近型模数转换器(SuccessiveApproximationAnalog-to-digitalconverter，SARADC)可以将模拟信号转化为数字信号，参考图1，其由比较器、寄存器以及数模转化器(Digital-to-analogconverter，DAC)组成，其将模拟信号转换为数字信号转换的基本原理是：将待转换的模拟输入信号与一个参考信号进行比较，参考信号由一个D/A转换器的输出获得，根据二者大小决定增大还是减小D/A转换器输入的数字信号，以使参考信号向模拟输入信号逼进，当参考信号与模拟输入信号相等时，向D/A转换器输入的数字信号就是模拟输入信号对应的数字信号。即通过DAC的输出逐次逼近输入电压的方式来实现模数转换，其逐次逼近过程可参考图2。SAR型ADC作为模拟模块和数字模块之间接口的关键部件，广泛应用于移动设备、无线传感器等设备中，由于设备的体积问题以及续航问题，要求模数转换器具有体积小，低功耗的特点，便于集成在各种设备的电路中。现有技术中有两类用于SAR型模数转化器的DAC电容阵列，如图3及图4所示，其中图3所示为其中一种现有的DAC电容阵列，图示电容整列中各电容没有根据电容大小按照二进制加权排列，每个支路都是相同的单位电容，由于制造误差跟电容大小或面积成正比，全部采用单位电容可以降低对单位电容制造误差的要求。相对于根据电容大小按照二进制加权排列的电容阵列，全部采用单位电容可以降低整体电容阵列的大小，减小功耗。然而该方案存在控制支路过多的问题，直接导致用于控制的电路大小跟功耗都会增加，使得电容面积降低带来的优势降低甚至消失。其中图4所示为另一种现有的DAC电容阵列，图示DAC电容阵列除了右侧的两个单位电容以外，其他电容根据电容大小按照二进制加权排列的方式排布。对于该DAC电容阵列，通过改变右侧单位电容的参考电压，可以有效降低电路功耗。然而如果按照二进制加权排列的方式排布的电容过多时，会导致整体电容的大小过大，增加电路功耗，甚至会抵消通过改变右侧单位电容的参考电压所降低的电路功耗。
技术实现思路
有鉴于此，本专利技术实施例提供一种DAC电容阵列及模数转换器、降低模数转换器功耗的方法，以减小SAR型模数转换器中整体电容的大小，从而达到减小模数转化器的体积，降低功耗的目的。第一方面，本专利技术实施例提供一种DAC电容阵列，用于SAR型的模数转化器中，所述DAC电容阵列包括多个并联的子电容阵列，所述每个子电容阵列包括：电容组：包括N个并联的电容，所述N为正整数；主路开关及多个多路选择开关；所述电容组中各电容的一端共同连接于比较器的输入端，并通过所述主路开关连接一个输入源；所述电容组中各电容的另一端通过相应的多路选择开关连接于多个输入源。进一步的，所述DAC电容阵列还包括一个对称电容阵列，所述对称电容阵列中各电容的一端共同连接于所述比较器的另一输入端。进一步的，所述电容组包括高位子电容组、低位子电容组和一个补位电容，其中所述补位电容为单位电容，所述高位子电容组的电容个数为P，所述低位子电容组的电容个数为M，所述P和M为小于所述N的正整数，具体满足如下关系：N＝M+P+1。进一步的，所述输入源包括模拟输入信号和多个参考电压，所述参考电压的电压值范围为0～VR，其中，所述高位子电容组所连接的参考电压包括0，和VR，所述低位子电容组所连接的参考电压包括所述VR的值可调。第二方面，本专利技术实施例提供一种SAR型模数转换器，所述模数转换器包括比较器，连接于比较器输出端的寄存器，以及连接于所述比较器的输入端的DAC电容阵列，其中，所述DAC电容阵列包括：多个并联的子电容阵列，所述每个子电容阵列包括：电容组：包括多个并联的电容；主路开关及多个多路选择开关；所述电容组中各电容的一端共同连接于比较器的输入端，并通过所述主路开关连接一个输入源；所述电容组中各电容的另一端通过相应的多路选择开关连接于多个输入源。进一步的，所述SAR型模数转换器还包括一个对称电容阵列，所述对称电容阵列中各电容的一端共同连接于所述比较器的另一输入端。进一步的，所述电容组包括高位子电容组、低位子电容组和一个补位电容，其中所述补位电容为单位电容，所述高位子电容组的电容个数为P，所述低位子电容组的电容个数为M，所述P和M为小于所述N的正整数，具体满足如下关系：N＝M+P+1。进一步的，所述输入源包括模拟输入信号和多个参考电压，所述参考电压的电压值范围为0～VR，其中，所述高位子电容组所连接的参考电压包括0，和VR，所述低位子电容组所连接的参考电压包括所述VR的值可调。进一步的，按照电容位从高到低排布，所述高位子电容组中各电容的容值依次为HP，HP-1，…，H2，H1；所述低位子电容组中各电容的容值依次为LM，LM-1，…，L2，L1；其中：HP-1VR，H2VR，…，H2VR，H1VR，的数值满足比值为2的等比关系。第三方面，本专利技术实施例提供一种降低SAR型模数转化器功耗的方法，包括：采样阶段，将所述DAC电容阵列接入比较器输入端的一端通过主路开关接入参考电压并将所述DAC电容阵列的另一端通过相应的多路选择开关连接于模拟输入信号，完成采样；转换阶段，将所述DAC电容阵列的主路开关断开，同时将所述多路选择开关与模拟输入信号断开后连接至参考电压将所述DAC电容阵列连接至比较器输入端的端电压与所述比较器另一输入端的电压进行比较，根据比较结果确定最高位的值，根据所述最高位的值选择对应的子电容阵列，并在选定的子电容阵列中获取次高位以及最低位的值。进一步的，所述根据所述最高位的值选择对应的子电容阵列包括：在选定子电容阵列后，将非选定的子电容阵列接入参考电压0或者参考电压VR。进一步的，其特征在于，所述在选定的子电容阵列中获取次高位以及最低位的值包括：根据所述DAC电容阵列连接至比较器输入端的端电压与所述比较器另一输入端的电压的比较结果调整所述选定的子电容阵列中各电容的参考电压为或其中M为所述选定的子电容阵列中低位子电容组的电容个数。通过本专利技术实施例提供的DAC电容阵列及模数转换器、降低模数转换器功耗的方法，通过调整DAC电容阵列各电容连接的参考电压，对DAC电容阵列进行优化，降低DAC电容阵列的整体电容大小，从而减小SAR型模数转化器的体积，降低功耗，同时在芯片制造中可降低芯片成本。此外通过改变模拟信号与数字信号之间的转换过程，减小电容两端的电压变化范围，继而降低整体功耗。附图说明为了更清楚地说明本专利技术或现有技术中的方案，下面将对实施例或现有技术描述中所需要使用的附图作一个简单介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为SAR型模数转换器的转换原理图。图2为SAR型模数转换器的逐次逼近过程示意图。图3为现有技术中的一种DAC电容阵列。图4为现有技术中的另一种DAC电容阵列。图5为本专利技术实施例提供的DAC电容阵列。图6为本专利技术实施例提供的用于四位SAR型模数转换器的DAC电容阵列。图7本文档来自技高网...

【技术保护点】
一种DAC电容阵列，所述DAC电容阵列用于SAR型模数转化器中，其特征在于，所述DAC电容阵列包括多个并联的子电容阵列，所述每个子电容阵列包括：电容组，其包括N个并联的电容，所述N为正整数；主路开关及多个多路选择开关；所述电容组中各电容的一端共同连接于比较器的输入端，并通过所述主路开关连接一个输入源；所述电容组中各电容的另一端通过相应的多路选择开关连接于多个输入源。

【技术特征摘要】
【国外来华专利技术】1.一种DAC电容阵列，所述DAC电容阵列用于SAR型模数转化器中，其特征在于，所述DAC电容阵列包括多个并联的子电容阵列，所述每个子电容阵列包括：电容组，其包括N个并联的电容，所述N为正整数；主路开关及多个多路选择开关；所述电容组中各电容的一端共同连接于比较器的输入端，并通过所述主路开关连接一个输入源；所述电容组中各电容的另一端通过相应的多路选择开关连接于多个输入源。2.根据权利要求1所述的DAC电容阵列，其特征在于，还包括一个对称电容阵列，所述对称电容阵列中各电容的一端共同连接于所述比较器的另一输入端。3.根据权利要求1或2所述的DAC电容阵列，其特征在于，所述电容组包括高位子电容组、低位子电容组和一个补位电容，其中所述补位电容为单位电容，所述高位子电容组的电容个数为P，所述低位子电容组的电容个数为M，所述P和M为小于所述N的正整数，具体满足如下关系：N＝M+P+1。4.根据权利要求3所述的DAC电容阵列，其特征在于，所述输入源包括模拟输入信号和多个参考电压，所述参考电压的电压值范围为0～VR，其中，所述高位子电容组所连接的参考电压包括0，和VR，所述低位子电容组所连接的参考电压包括所述VR的值可调。5.一种SAR型模数转换器，其特征在于，包括比较器，连接于比较器输出端的寄存器，以及连接于所述比较器的输入端的DAC电容阵列，其中，所述DAC电容阵列包括：多个并联的子电容阵列，所述每个子电容阵列包括：电容组：包括多个并联的电容；主路开关及多个多路选择开关；所述电容组中各电容的一端共同连接于比较器的输入端，并通过所述主路开关连接一个输入源；所述电容组中各电容的另一端通过相应的多路选择开关连接于多个输入源。6.根据权利要求5所述的SAR型模数转换器，其特征在于，还包括一个对称电容阵列，所述对称电容阵列中各电容的一端共同连接于所述比较器的另一输入端。7.根据权利要求5或6所述的SAR型模数转换器，其特征在于，所述电容组包括高位子电容组、低位子电容组和一个补位电容，其中所述补位电容为单位电...

【专利技术属性】
技术研发人员：范硕，
申请(专利权)人：深圳市汇顶科技股份有限公司，
类型：发明
国别省市：广东,44