一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法技术

该发明专利技术公开了一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法，属于逐次逼近模数转换器，应用于微电子学与固体电子学领域的高速高精度模数转换器。该方法不需要引入任何校正算法，只需要对电容进行排序和重构。本发明专利技术提出的电容排序方法可避免电容失配在同一码字的误差进行累加，因此，与传统依赖校正算法来提高线性度的校正方法相比，具有结构更简单、占用芯片面积更小、更容易在片上实现的效果。

Capacitance sorting method capable of improving linearity of resistance capacitor type successive approximation analog-to-digital converter

The invention discloses a resistance capacitance can improve successiveapproximation capacitor sorting method ADC linearity, which belongs to the successive approximation analog-to-digital converter applied to high speed and high precision analog-to-digital converter field of microelectronics and solid electronics. This method does not need to introduce any correction algorithm, and only needs to sort and reconstruct the capacitor. Capacitor sorting method provided by the invention can avoid the capacitor mismatch error in the same codeword are accumulated, therefore, with the traditional dependent correction algorithm to improve the method of linearity correction compared with simpler structure, smaller chip area, easier to implement on the effect.

【技术实现步骤摘要】
一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法
本专利技术涉及一种逐次逼近模数转换器，应用于微电子学与固体电子学领域的高速高精度模数转换器。
技术介绍
近年来，信息技术的发展带动了便携式医学仪器、通信产业、安防安检系统、高性能计算、生物医学、数字信号处理等技术的飞速发展，导致雷达、通信、电子对抗、航天航空、测控、地震、医疗、仪器仪表等电子设备对高精度、低功耗的模数转换器(ADC)的需求量与日俱增。ADC将真实世界的模拟信号转换成数字信号，一个完整的数字信息系统必须包含作为模拟和数字世界接口的ADC和数模转换器(DAC)，其中位于输入端的ADC的性能对设备的稳定性、可靠性和持久性都有极大的影响。美国在高速、高精度模数转换器领域对我国实行出口管制，所以，研究具有自主知识产权的高性能模数转换器芯片，打破欧美发达国家对此类产品的禁运，在掌握高性能模数转换器芯片设计技术的同时带动其他相关
的发展，是一项迫切、重要且有意义的工作。ADC一般分为全并行模数转换器(FlashADC)、流水线模数转换器(PipelineADC)、过采样模数转换器(ΣΔADC)以及逐次逼近模数转换器(SARADC)。品质因数(FOM)表示ADC每步转换需要的能量，是衡量ADC设计水平的重要指标。逐次逼近模数转换器有多种不同的类型，需根据系统需求来选择不同的结构。高精度逐次逼近模数转换器常采用混和电阻电容结构，在混和电阻电容结构中，采用电阻和电容两种元件，高位DAC和低位DAC分别由二进制电容阵列和电阻串构成，因此，总电容值比同等精度的二进制电容结构以及三电平二进制电容结构都小，有效减小了电容阵列的面积，面积变小，速度变快。混合电阻电容型的优点是没有浮空节点，线性度好，能提高模数转换器的静态特性，因此，混合电阻电容结构常用于14位以上的高精度逐次逼近模数转换器中。以14位混合电阻电容型逐次逼近模数转换器为例，如图1所示，假设14位混合电阻电容型逐次逼近模数转换器由高6位电容DAC和低8位电阻DAC构成，高6位电容DAC一共包含64个单位电容。总体来说，由于受目前工艺条件限制，电容不能满足14位的匹配精度，因此，利用校正技术来克服工艺缺陷在高精度ADC设计中必不可少。如何在片上实现高效的电容失配校正技术，是超高精度ADC的设计必须面临的一个难题。电容失配校正技术通常采用以下三种设计方案；方案一：DAC前台校正方法，文献有Z.Wang,R.Lin,E.Gordon,etal,“Anin-situtemperature-sensinginterfacebasedonaSARADCin45nmLPdigitalCMOSforthefrequencytemperaturecompensationofcrystaloscillators,”ProceedingsofDigestofTechnicalPapersofIEEEInternationalSolid-StateCircuitsConference(ISSCC),2010.316–318；该方法用两个校正DAC分别对ADC进行比较器失调和电容失配校正，校正后性能会有明显的改善，但是两个校正DAC的功耗和面积已经超过了主DAC，功耗较大。方案二：慢而精确的辅助ADC校正方法，文献有S.Chen,R.Brodersen,“A6-bit600-MS/s5.3-mWAsynchronousADCin0.13μmCMOS，”IEEEJournalofSolid-StateCircuits,2006,41(12):2669–2680；该方法采用一个慢而精确的辅助ADC与主ADC一起对输入电压进行转换，辅助ADC的输出作为主ADC输出的参考，“最小均方误差”算法根据辅助ADC的输出值调节主ADC的待校正参数，使得两个ADC输出的差值越来越小，最后收敛。辅助ADC校正技术精度高，易于片上集成，但由于该校正方法除了需设计主ADC之外，还需要设计另外一个更精确的辅助ADC，增加了设计的复杂度，也增加了芯片的功耗和面积。方案三：“最小均方误差”(LMS)算法数字校正方法，文献有W.Liu,P.Huang,Y.Chiu,“A12-bit,45-MS/s,3-mWRedundantSuccessiveApproximationRegisteranalog-to-DigitalConverterWithDigitalCalibration,”IEEEJournalofSolid-StateCircuits,2011,46(11):2661–2672；该方法对同一个输入电压转换两次，LMS算法根据ADC两次转换结果的不同，计算电容失配误差并校正，该算法虽然不需要精确参考源，但是对同一个输入电压转换两次导致采样率降低一半，严重牺牲了速度。
技术实现思路
电容失配校正技术研究首先考虑的是易于片上实现，基于LMS算法的校正方案精度高且校准效果好，但初始值若选取不当会导致算法复杂度增加，甚至不收敛，不易于片上实现，而传统采用的DAC的校正技术最易于片上实现且成功率最高，但是不容易实现超高精度，本专利技术拟通过电容排序、重构，提出一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法。本专利技术的技术方案包括：一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法，该方法包括：步骤1：在混合电阻电容型逐次逼近模数转换器的正电容阵列和负电容阵列处各设置64个单位电容，将正电容阵列与负电容阵列相对的单位电容分为一组，获得64组电容；步骤2：将第一组电容中的正电容接VREFP，负电容接VREFN，其余组的正电容接VREFN，其余组的负电容接VREFP，进行正常的逐次逼近位循环过程，得到对应于第一组电容的数字码；然后将第二组电容中的正电容接VREFP，负电容接VREFN，其余组的正电容接VREFN，其余组的负电容接VREFP，进行正常的逐次逼近位循环过程，得到对应于第二组电容的数字码；重复此步骤，直至得到64组电容各自对应的数字码；步骤3：根据步骤2获得的64组电容各自对应的数字码，将64组电容按电容大小进行排序，排序后的电容组编号为C1～C64；步骤4：将64组电容按如下顺序排列接入混合电阻电容型逐次逼近模数转换器的电容阵列处：C1、C64、C2、C63、C3、C62、C4、C61、C5、C60、C6、C59、C7、C58、C8、C57、C9、C56、C10、C55、C11、C54、C12、C53、C13、C52、C14、C51、C15、C50、C16、C49、C17、C48、C18、C47、C19、C46、C20、C45、C21、C44、C22、C43、C23、C42、C24、C41、C25、C40、C26、C39、C27、C38、C28、C37、C29、C36、C30、C35、C31、C34、C32、C33。本专利技术提出一种能提高逐次逼近模数转换器线性度的电容排序方法，其特点在于：不需要引入任何校正算法，只需要对电容进行排序和重构。本专利技术提出的电容排序方法可避免电容失配在同一码字的误差进行累加，因此，与传统依赖校正算法来提高线性度的校正方法相比，具有结构更简单、占用芯片面积更小、更容易在片上实现的效果。附图说明图本文档来自技高网...

【技术保护点】
一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法，该方法包括：步骤1：在混合电阻电容型逐次逼近模数转换器的正电容阵列和负电容阵列处各设置64个单位电容，将正电容阵列与负电容阵列相对的单位电容分为一组，获得64组电容；步骤2：将第一组电容中的正电容接VREFP，负电容接VREFN，其余组的正电容接VREFN，其余组的负电容接VREFP，进行正常的逐次逼近位循环过程，得到对应于第一组电容的数字码；然后将第二组电容中的正电容接VREFP，负电容接VREFN，其余组的正电容接VREFN，其余组的负电容接VREFP，进行正常的逐次逼近位循环过程，得到对应于第二组电容的数字码；重复此步骤，直至得到64组电容各自对应的数字码；步骤3：根据步骤2获得的64组电容各自对应的数字码，将64组电容按电容大小进行排序，排序后的电容组编号为C

【技术特征摘要】
1.一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法，该方法包括：步骤1：在混合电阻电容型逐次逼近模数转换器的正电容阵列和负电容阵列处各设置64个单位电容，将正电容阵列与负电容阵列相对的单位电容分为一组，获得64组电容；步骤2：将第一组电容中的正电容接VREFP，负电容接VREFN，其余组的正电容接VREFN，其余组的负电容接VREFP，进行正常的逐次逼近位循环过程，得到对应于第一组电容的数字码；然后将第二组电容中的正电容接VREFP，负电容接VREFN，其余组的正电容接VREFN，其余组的负电容接VREFP，进行正常的逐次逼近位循环过程，得到对应于第二组电容的数字码；重复此步骤，直至得到64组电容各自对应的数字码；步骤3：根据步骤2获得的64组...

【专利技术属性】
技术研发人员：樊华，李大刚，胡达千，岑远军，苏华英，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51