一种EFUSE烧写方法及烧写电路技术

本发明专利技术提供了一种EFUSE烧写方法及烧写电路，采用一恒流源与地址向量组合产生一恒流脉冲；通过对EFUSE IP进行校正，并且确定全地址范围内EFUSE bit的扫描电流值；通过选取扫描电流值的最大值，作为恒流源设定值，进行该EFUSE进行烧写测试，并对其它EFUSE进行数据下载。本发明专利技术通过恒流脉冲对EFUSE进行烧写，通过电流向量控制EFUSE烧写条件，以此保证EFUSE无论线路长短其烧写的条件一致，并且避免了过去EFUSE热效应的爆裂方式的烧断情况，而是采用电子迁移方式使其熔断，这样既提高了EFUSE烧写过程中的稳定性，又提高了EFUSE在高温下数据保持能。

EFUSE burning method and firing circuit

The invention provides a EFUSE burning method and burning circuit, a constant current source and the address vector combination produces a constant current pulse; based on EFUSE IP correction, and determine the scanning current full address range EFUSE bit value; the maximum selection of scan current value, as a constant current the source of the set value, the EFUSE writing test, and the other EFUSE data download. Through the constant current pulse of EFUSE programming, through the current vector control EFUSE burning conditions, in order to ensure the EFUSE regardless of the length of transmission line the burning conditions, and avoid the burning past EFUSE thermal effect of burst mode, but to make the fuse by electron transfer mode, so as to improve the burning EFUSE write in the process of stability, but also improve the EFUSE data at high temperature can be maintained.

【技术实现步骤摘要】
一种EFUSE烧写方法及烧写电路
本专利技术涉及集成电路
，具体涉及一种EFUSE烧写方法及烧写电路。
技术介绍
目前电烧写熔丝(EFUSE)的烧写主要通过电压与时间的组合来实现。但是由于大容量的EFUSE本身内部的线长就会造成EFUSE的各个位(bit)的应加条件不同，导致烧写结果不同。而采用电压方式烧写EFUSE可能出现瞬间大电流，导致EFUSE热效应爆炸或熔断。但这种效应下EFUSE炸出的东西会污染周边电路导致短路失效。或者EFUSE熔化扭曲消耗的能量，导致EFUSE并未烧断。另外，EFUSE在高温烘烤时导致熔断部分再次连接导致EFUSE数据失效。即使烧断也有部分EFUSE单元熔后电阻偏小，影响长期使用的可靠性。如图1所示，固定电压烧写后EFUSE电阻值，图1中，黑线圈中为EFUSE熔断范围，虽然所有EFUSE单元功能都正确都大于阈值电阻，但是有0.5％的单元阻值小于10万欧，甚至只有几千欧。再如图2和3所示，几千欧姆的EFUSE发生热效应发生了爆裂与扭曲，但未断，而好的EFUSE单元则出现烧断的空洞。
技术实现思路
为了克服以上问题，本专利技术旨在提供一种EFUSE烧写方法及烧写电路，在EFUSE烧写中改用电迁移效应，在测试过程中找出产生电迁移的有效电流窗口。为了达到上述目的，本专利技术提供了一种一种EFUSE烧写方法，包括：采用一恒流源与地址向量组合产生一恒流脉冲；对EFUSEIP进行校正，并且确定全地址范围内EFUSEbit的扫描电流值；选取扫描电流值的最大值，作为恒流源设定值，进行该EFUSE进行烧写测试，并对其它EFUSE进行数据下载。优选地，所述恒流源采用运放电路与电阻组合电路得到。优选地，所述运放电路与电阻组合电路包括：一个可变电阻、一个运放电路、以及一个NMOS管与下拉电阻组成的分压电路；可变电阻的一端接参考电压端(VREF)，另一端接地，可变电路的可变端与运放电路的正极端相连，运放电路的负极端与NMOS管的源极、下拉电阻的一端共同连接至一节点，运放电路的输出端与NMOS管的栅极相连；NMOS管的漏极与烧写端(FS)相连；下拉电阻的另一端接地。优选地，所述对EFUSEIP进行校正，并且确定全地址范围内EFUSEbit的扫描电流值具体包括：选取一个地址，利用扫描电流值来检测烧写端(FS)的电压，当该烧写端(FS)的电压上升到钳位电压时，记录下此时的扫描电流值；如此，记录下全地址范围内的每个EFUSEbit的扫描电流值。为了达到上述目的，本专利技术还提供了一种EFUSE烧写电路，其包括：一恒流源电路，该恒流源电路包括运放电路与电阻组合电路；其中运放电路与电阻组合电路包括：一个可变电阻、一个运放电路、以及一个NMOS管与下拉电阻组成的分压电路；可变电阻的一端接电源，另一端接地，可变电路的可变端与运放电路的正极端相连，运放电路的负极端与NMOS管的源极、下拉电阻的一端共同连接至一节点，运放电路的输出端与NMOS管的栅极相连；NMOS管的漏极与烧写端(FS)相连；下拉电阻的另一端接地。优选地，通过所述NMOS管的导通电阻值与下拉电阻的分压比乘上流过下拉电阻的电流可以得到烧写电路的反馈电压，通过参考电压(VREF)与所述可变电阻调节设定所述运放电路的输入电压与反馈电压的差值，来控制控制NMOS管的开关程度，从而实现电流恒定。本专利技术解决了大容量EFUSE在烧写过程中，部分EFUSE单元由于热效应熔断导致的熔后阻值偏小的问题。通过本专利技术的烧写测试方法，可以保证所有EFUSE单元烧写后电阻值达到百万欧姆以上，而且由于实现了电迁移的效应，硅化物被电子推到了一边，即使高温下也不会出现熔断回流重新连接起来的数据改写现象。附图说明图1为现有的固定电压烧写后EFUSE电阻值的示意图图2为现有的EFUSE发生热效应而导致爆裂与扭曲的扫描电子显微镜图片图3为现有的EFUSE发生热效应而导致爆裂与扭曲的扫描电子显微镜图片图4为本专利技术的一个较佳实施例的EFUSE烧写方法的流程示意图图5为本专利技术的一个较佳实施例的EFUSEIP阵列的示意图图6为本专利技术的一个较佳实施例的恒流源产生电路示意图图7为本专利技术的一个较佳实施例的烧写后EFUSE电阻值的示意图图8为本专利技术的一个较佳实施例的烧写后EFUSE的扫描电子显微镜图片具体实施方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。以下结合附图4～8和具体实施例对本专利技术作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。请参阅图4，为本实施例的EFUSE阵列示意图，图4中矩形线框中表示单元存储电路，现有方法通常对EFUSE阵列通过在FS端加上烧写电压，通过地址选中打开WL管子，使fuselink烧断，请再次参阅图2，这就使EFUSE被熔断出一个空洞、也有发生了扭曲。为了克服该问题，请参阅图3，本实施例的一种EFUSE烧写方法，包括：A:采用一恒流源与地址向量组合产生一恒流脉冲；这里，当无恒流源时，可以采用运放电路与电阻组合电路得到，如图4所示的恒流源电路由运放电路与电阻组合电路得到，包括：一个可变电阻、一个运放电路、以及一个NMOS管与下拉电阻组成的分压电路；可变电阻的一端接参考电压端(VREF)，另一端接地，可变电路的可变端与运放电路的正极端相连，运放电路的负极端与NMOS管的源极、下拉电阻的一端共同连接至一节点，运放电路的输出端与NMOS管的栅极相连；NMOS管的漏极与烧写端(FS)相连；下拉电阻的另一端接地。通过对图4中的可变电阻的调节在FS端产生一个恒定的电流，从小到大扫描，烧写端(FS)电压到达钳位电压(CLAMP)时可认为EFUSE完全烧断。扫描所有地址选取整个EFUSE阵列的最大扫描电流，作为烧写电流。对其他EFUSE进行数据下载。由于电流小时会造成fuse无法熔断，电流过大又会造成熔断失效，因此扫描电流可以找到一个最佳烧写值。B:对EFUSEIP进行校正，并且确定全地址范围内EFUSEbit的扫描电流值；这里，具体包括：选取一个地址，利用扫描电流值来检测烧写端(FS)的电压，当该烧写端(FS)的电压上升到钳位电压时，记录下此时的扫描电流值；如此，记录下全地址范围内的每个EFUSEbit的扫描电流值。C:选取扫描电流值的最大值，作为恒流源设定值，进行该EFUSE进行烧写测试，并对其它EFUSE进行数据下载。此外，本实施例还提供了一种EFUSE烧写电路，该烧写电路包括：本实施例的上述恒流源电路，如图4所示，可以参见上述描述，这里不再赘述。本实施例中，通过NMOS管的导通电阻值与下拉电阻，例如100K的下拉电阻，的分压比乘上流过下拉电阻的电流可以得到烧写电路的反馈电压，通过参考电压(VREF)与所述可变电阻调节设定所述运放电路的输入电压与反馈电压的差值，来控制控制NMOS管的开关程度，从而使得反馈电压恒定，电流恒定，即流过100K的下拉电阻的电流不变。通过本专利技术的烧写测试方法，可以保证所有EFUSE单元烧写后电阻值达到百万欧姆以上，而且由于实现了电迁移的效应，硅化物被电子推到了本文档来自技高网...

【技术保护点】
一种EFUSE烧写方法，其特征在于，包括：采用一恒流源与地址向量组合产生一恒流脉冲；对EFUSE IP进行校正，并且确定全地址范围内EFUSE bit的扫描电流值；选取扫描电流值的最大值，作为恒流源设定值，进行该EFUSE进行烧写测试，并对其它EFUSE进行数据下载。

【技术特征摘要】
1.一种EFUSE烧写方法，其特征在于，包括：采用一恒流源与地址向量组合产生一恒流脉冲；对EFUSEIP进行校正，并且确定全地址范围内EFUSEbit的扫描电流值；选取扫描电流值的最大值，作为恒流源设定值，进行该EFUSE进行烧写测试，并对其它EFUSE进行数据下载。2.根据权利要求1所述的EFUSE烧写方法，其特征在于，所述恒流源采用运放电路与电阻组合电路得到。3.根据权利要求2所述的EFUSE烧写方法，其特征在于，所述运放电路与电阻组合电路包括：一个可变电阻、一个运放电路、以及一个NMOS管与下拉电阻组成的分压电路；可变电阻的一端接参考电压端(VREF)，另一端接地，可变电路的可变端与运放电路的正极端相连，运放电路的负极端与NMOS管的源极、下拉电阻的一端共同连接至一节点，运放电路的输出端与NMOS管的栅极相连；NMOS管的漏极与烧写端(FS)相连；下拉电阻的另一端接地。4.根据权利要求1所述的EFUSE烧写方法，其特征在于，所述对EFUSEIP进行校正，并且确定全地址范围内EFUSEbit的扫描电流值具体包...

【专利技术属性】
技术研发人员：武建宏，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31