一种半导体器件及其制造方法、电子装置制造方法及图纸
Semiconductor device and manufacturing method thereof, and electronic device
The present invention provides a semiconductor device and its manufacturing method, electronic device, the method includes: providing a semiconductor substrate, a gate structure and a side wall structure located on both sides of the gate structure is formed on a semiconductor substrate; embedded silicon germanium layer to form a semiconductor substrate between the side wall structure; forming a silicon germanium layer at the top of embedded cap the silicon layer; through the etching process to pretreat the Si cap layer, in order to expand the space of the adjacent silicon cap layer. In accordance with the present invention, bridging may be avoided between metal silicides formed on adjacent silicon cap layers.
【技术实现步骤摘要】
一种半导体器件及其制造方法、电子装置
本专利技术涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。
技术介绍
当半导体制造工艺的节点达到90nm及以下时，应力技术(StressEngineering)被广泛使用以提高半导体器件沟道区中的载流子迁移率。对于CMOS而言，通常在其衬底上形成双应力层来提高其沟道区中的载流子迁移率，其中，拉应力层用于提高NMOS沟道区中的电子迁移率，压应力层用于提高PMOS沟道区中的空穴迁移率。此外，为了提高PMOS沟道区中载流子的迁移率，在PMOS器件将要形成源/漏区的部分制作凹槽以外延嵌入式锗硅的技术已经成为广为关注的热点。由于器件尺寸的按比例缩小，器件沟道的长度也相应缩短，因此，有相关研究指出在PMOS将要形成源/漏区的部分制作侧壁向器件沟道方向内凹的凹槽(即∑状凹槽)可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求；同时，这种凹槽具有在栅极结构两侧的侧壁结构下方较大下切的特点，由此，在这种凹槽中形成的嵌入式锗硅层可以对PMOS的沟道区产生更大的应力。在PMOS的源/漏区中形成嵌入式锗硅的工艺次序为：提供...
【技术保护点】
一种半导体器件的制造方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构两侧的侧壁结构；在所述侧壁结构之间的半导体衬底中形成嵌入式锗硅层；在所述嵌入式锗硅层的顶部形成硅帽层；通过蚀刻工艺对所述硅帽层进行预处理，以扩大相邻的硅帽层的间距。
【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构两侧的侧壁结构；在所述侧壁结构之间的半导体衬底中形成嵌入式锗硅层；在所述嵌入式锗硅层的顶部形成硅帽层；通过蚀刻工艺对所述硅帽层进行预处理，以扩大相邻的硅帽层的间距。2.根据权利要求1所述的方法，其特征在于，所述硅帽层掺杂有硼或碳。3.根据权利要求1所述的方法，其特征在于，所述蚀刻工艺包括分别采用不同腐蚀液的两次湿法蚀刻，第一次湿法蚀刻的腐蚀液为稀释的氢氟酸，第二次湿法蚀刻的腐蚀液为四甲基氢氧化铵溶液。4.根据权利要求3所述的方法，其特征在于，所述稀释的氢氟酸中氢氟酸和水之间的体积比为1:100-1:300，实施...
【专利技术属性】
技术研发人员：刘焕新，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。