半导体器件及其制造方法技术

制造半导体器件的方法可以包括：分别在基板的有源区中和测量区中形成第一鳍图案和第二鳍图案，测量区不同于有源区；形成分别交叉第一鳍图案和第二鳍图案的第一栅电极和第二栅电极；以及测量第二栅电极的接触电位差(Vcpd)以根据测量的接触电位差(Vcpd)确定第一栅电极的阈值电压。

【技术实现步骤摘要】
半导体器件及其制造方法
本公开涉及半导体器件，具体地，涉及制造半导体器件的方法和在半导体器件的制造期间测量半导体器件的电特性的方法以及由所述方法制造的半导体器件。
技术介绍
正在进行研究以评估半导体器件的电特性和操作特性。例如，栅电极的阈值电压(Vth)或有效功函数是影响半导体器件的性能和产率的重要参数。为了在大规模生产的环境中提供对半导体器件的质量控制的有效反馈，需要发展能够在生产线环境中迅速且准确地测量和评估栅电极的阈值电压(Vth)或有效功函数的新技术。
技术实现思路
一些实施方式提供在半导体制造工艺中测量栅电极或栅极叠层电极的阈值电压的方法、使用该方法制造半导体器件的方法以及由所述方法制造的半导体器件。一些实施方式还提供能够改善栅电极或栅极叠层电极的阈值电压的测量精度的方法、使用该方法制造半导体器件的方法以及由所述方法制造的半导体器件。根据一些实施方式，一种制造半导体器件的方法可以包括：分别在基板的有源区和测量区中形成第一鳍图案和第二鳍图案，测量区不同于有源区；形成配置为分别交叉第一鳍图案和第二鳍图案的第一栅电极和第二栅电极；以及测量第二栅电极的接触电位差(Vcpd)以根据测量的接触电位差(Vcpd)确定第一栅电极的阈值电压。根据一些实施方式，一种半导体器件可以包括：基板，具有有源区和测量区；第一鳍图案和第二鳍图案，分别设置在有源区和测量区中；绝缘层，具有第一沟槽和第二沟槽；以及第一栅电极和第二栅电极，设置在第一沟槽和第二沟槽中。第一鳍图案和第二鳍图案可以在第一方向上延伸，第一沟槽和第二沟槽可以形成为在不同于第一方向的第二方向上分别部分地暴露第一鳍图案和第二鳍图案。第一栅电极和第二栅电极可以在第二方向上延伸。每个第二栅电极可以包括功函数层和在功函数层上的低电阻层。功函数层可以具有相对于测量区的平面面积的85％-183％的有效面积比。附图说明通过参照附图详细描述示例实施方式，特征将对于本领域技术人员变得明显，在附图中：图1示出根据本专利技术构思的一些实施方式的制造半导体器件的方法的流程图。图2示出基板的平面图，通过图1的方法制造的半导体器件被集成在基板上。图3示出图2的高电压器件区和测试区的平面图。图4示出沿图3的线I-I'和II-II'截取的截面图。图5示出图3的第一鳍图案和第二鳍图案以及第一栅电极和第二栅电极的透视图。图6示出形成图1和图5中的第一栅电极和第二栅电极的操作S20的详细流程图。图7至图18示出图6的形成第一栅电极和第二栅电极的阶段的工艺截面图。图19示出用于测量图1的接触电位差的测量设备的图。图20示出图19的开尔文探针和第二栅电极的截面图。图21示出沿图3的线III-III'截取的截面图。图22示出测量精度对第二栅电极的功函数层的有效面积比的依赖性的图形。具体实施方式图1示出根据一些实施方式的制造半导体器件的方法的流程图。参照图1，根据一些实施方式的制造半导体器件的方法可以包括：形成第一鳍图案和第二鳍图案(操作S10)；形成第一栅电极和第二栅电极(操作S20)；以及测量第二栅电极的接触电位差(Vcpd)以确定第一栅电极的阈值电压(Vth)(操作S30)。图2示出基板W，通过图1的方法制造的半导体器件被集成在基板W上。参照图2，基板W可以包括器件区10和划线区20。基板W可以是或可以包括例如硅晶片或绝缘体上硅(SOI)晶片。器件区10可以是提供在半导体器件100中的有源区。每个器件区10可以具有例如矩形形状的结构。在一些实施方式中，每个器件区10可以包括高电压器件区12和低电压器件区16。高电压器件区12可以是其上集成高电压器件的区域。例如，高电压器件(例如供电电压(powervoltage)单元、信号放大单元或应用处理器(AP)单元)可以形成在高电压器件区12上。低电压器件区16可以是其上集成低电压器件的区域。低电压器件可以具有低于高电压器件的操作电压的操作电压。例如，低电压器件区16可以包括数据存储单元。划线区20可以限定器件区10。器件区10可以通过划线区20彼此分离。在一些实施方式中，划线区20可以包括测试区22。测试区22可以是提供在半导体器件100中的非有源区域。测试区22可以是其上形成测试图案的区域。例如，测试区22可以是其上进行电或光学测量工艺的区域。在某些实施方式中，测试区22可以提供在器件区10中。图3示出图2的高电压器件区12和测试区22的平面图。图4示出沿图3的线I-I'和II-II'截取的截面图。图5示出图3的第一鳍图案18和第二鳍图案28以及第一栅电极14和第二栅电极24的透视图。参照图2至图5，半导体器件100可以包括第一栅电极14和第二栅电极24以及第一鳍图案18和第二鳍图案28。第一鳍图案18和第二鳍图案28可以设置为分别交叉第一栅电极14和第二栅电极24。第一鳍图案18和第二鳍图案28以及第一栅电极14和第二栅电极24可以通过以下方法形成。首先，第一鳍图案18和第二鳍图案28可以分别形成在高电压器件区12和测试区22上(图1中的操作S10)。在一些实施方式中，第一鳍图案18和第二鳍图案28的每个可以形成为具有从基板W突出的形状。第一鳍图案18和第二鳍图案28的每个可以在x轴方向上延伸。可选地，第一鳍图案18和第二鳍图案28可以在不同的方向上延伸。在一些实施方式中，第二鳍图案28可以形成在200nm或更小的距离D2中，例如，相邻的第二鳍图案28可以彼此间隔开距离D2。第一鳍图案18和第二鳍图案28的每个可以包括从基板W生长的单晶硅图案。第一鳍图案18和第二鳍图案28可以包含杂质并因此具有导电性质。器件隔离层19可以形成在第一鳍图案18和第二鳍图案28外面。器件隔离层19可以通过例如浅沟槽隔离(STI)技术形成。器件隔离层19可以由例如硅氧化物形成或包括例如硅氧化物。接下来，第一栅电极14和第二栅电极24可以分别形成在第一鳍图案18和第二鳍图案28上(图1中的操作S20)。此外，第一栅电极14和第二栅电极24可以形成在高电压器件区12和测试区22的器件隔离层19上。在一些实施方式中，至少三个第二栅电极24可以形成在测试区22上。第一栅电极14和第二栅电极24可以在分别垂直于第一鳍图案18和第二鳍图案28的方向上延伸，例如，沿y轴方向延伸。第一栅电极14和第二栅电极24的每个可以是金属栅电极。参照图5，应力源(stressor)62可以提供在第一栅电极14的两侧，例如，相反两侧。应力源62可以连接到第一鳍图案18。例如，应力源62可以用作源/漏电极。第二鳍图案28可以在x轴方向上在测试区22上延伸，而没有应力源62。图6示出图1中的操作S20，即，形成第一栅电极12和第二栅电极24的详细流程图。参照图6，形成第一栅电极14和第二栅电极24可以包括：形成第一虚设栅极叠层和第二虚设栅极叠层(操作S21)；形成第一间隔物和第二间隔物(操作S22)；部分地除去第一鳍图案18以限定凹陷(操作S23)；形成轻掺杂漏极(LDD)(操作S24)；形成应力源(操作S25)；形成层间绝缘层(操作S26)；除去第一虚设栅极叠层和第二虚设栅极叠层(操作S27)；形成栅电介质层、功函数层和低电阻层(操作S28)；以及平坦化栅电介质层、功函数层和低电阻层(操作S29)。本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，该方法包括：分别在基板的有源区中和测量区中形成第一鳍图案和第二鳍图案，所述测量区不同于所述有源区；形成分别交叉所述第一鳍图案和所述第二鳍图案的第一栅电极和第二栅电极；以及测量所述第二栅电极的接触电位差(Vcpd)以根据测量的接触电位差(Vcpd)确定所述第一栅电极的阈值电压。

【技术特征摘要】
2015.09.23 KR 10-2015-0134763;2016.08.17 KR 10-2011.一种制造半导体器件的方法，该方法包括：分别在基板的有源区中和测量区中形成第一鳍图案和第二鳍图案，所述测量区不同于所述有源区；形成分别交叉所述第一鳍图案和所述第二鳍图案的第一栅电极和第二栅电极；以及测量所述第二栅电极的接触电位差(Vcpd)以根据测量的接触电位差(Vcpd)确定所述第一栅电极的阈值电压。2.如权利要求1所述的方法，其中形成所述第一栅电极和所述第二栅电极包括：形成具有第一沟槽和第二沟槽的绝缘层，所述第一沟槽和所述第二沟槽部分地暴露所述第一鳍图案和所述第二鳍图案；在所述第一沟槽和所述第二沟槽中以及在所述绝缘层上形成功函数层；在所述功函数层上形成低电阻层以填充所述第一沟槽和所述第二沟槽；以及平坦化所述功函数层和所述低电阻层以暴露所述绝缘层，其中所述接触电位差(Vcpd)通过提供在所述测量区中的所述功函数层和所述低电阻层的平坦化的顶表面上的开尔文探针而测量。3.如权利要求2所述的方法，其中所述第二栅电极的所述功函数层形成为具有相对于所述测量区的平面面积的大约85％至大约183％的有效面积比。4.如权利要求2所述的方法，其中所述第二栅电极的所述功函数层形成为具有相对于所述测量区的平面面积的大约165％至大约183％的有效面积比。5.如权利要求2所述的方法，其中所述第二栅电极的所述功函数层形成为具有相对于所述测量区的平面面积的大约173％的有效面积比。6.如权利要求2所述的方法，其中形成所述第一栅电极和所述第二栅电极还包括：形成提供在所述有源区和所述测量区中以分别交叉所述第一鳍图案和所述第二鳍图案的第一虚设栅极叠层和第二虚设栅极叠层；分别在所述第一虚设栅极叠层和所述第二虚设栅极叠层的相反侧壁上形成第一间隔物和第二间隔物；除去所述第一鳍图案的邻近于所述第一间隔物的部分以在所述有源区中形成鳍凹陷；在所述鳍凹陷中形成应力源；在所述第一间隔物和所述第二间隔物外面以及在所述基板上形成所述绝缘层；以及除去所述第一虚设栅极叠层和所述第二虚设栅极叠层以形成所述第一沟槽和所述第二沟槽。7.如权利要求2所述的方法，其中所述开尔文探针具有大约0.01μm至大约10μm的直径，并且所述第二栅电极形成为彼此间隔开小于所述开尔文探针的所述直径的1/2.5倍的距离。8.如权利要求1所述的方法，其中所述第二鳍图案彼此间隔开大约200nm或更小的距离，并且形成在所述测量区中的所述第二鳍图案的数目为三个或...

【专利技术属性】
技术研发人员：李相烨，宋珉宇，李钟汉，丁炯硕，洪慧理，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR