一种半导体器件及其制备方法、电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供第一晶圆和第二晶圆，并将所述第一晶圆和所述第二晶圆相接合；步骤S2：在所述第二晶圆进行图案化之前蚀刻所述第二晶圆的边缘，以去除所述第二晶圆的边缘部分，以释放所述第二晶圆中的应力；步骤S3：对所述第二晶圆进行图案化。本发明专利技术为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在BSI产品中，在键合和研磨之后，在正面硅片刻蚀工艺前，加入硅片边缘区域(10mm)刻蚀工艺，从而释放键合与研磨过程中带来的应力，以防止蚀刻厚度不均一的问题，进一步提高了半导体器件的良率和性能。

【技术实现步骤摘要】
一种半导体器件及其制备方法、电子装置
本专利技术涉及半导体领域，具体地，本专利技术涉及一种半导体器件及其制备方法、电子装置。
技术介绍
在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integratedcircuit，IC)技术，3D集成电路(integratedcircuit，IC)被定义为一种系统级集成结构。在半导体技术中，目前很多产品都需要薄片(waferthickness<＝400um)的处理方法。例如在3DIC立体叠合技术，热门的3D硅通孔(TSV)工艺、2.5D的中介板(Interposer)工艺、绝缘栅双极型晶体管工艺(InsulatedGateBipolarTransistor，IGBT)，以及背面照射(Back-Side-Illumination，BSI)工艺都需要这种薄片的处理方法。其中，在背面照射(Back-Side-Illumination，BSI)生产工艺中，由于两片硅片在键合与研磨过程中会引入应力。在正面硅片刻蚀过程中，由于硅片表面应力的不均匀性，硅片表面将产生厚度差，这将影响产品的电性参数与良率。同时当键合研磨完成的BSI产品，在正面硅刻蚀过程中，采用旋转刻蚀法。由于硅片表面应力不均匀性，导致刻蚀液在硅片上流量不同，存在刻蚀速率差，从而导致厚度不均匀。因此，需要对目前所述半导体器件的制备方法进行改进，以便消除上述多个问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：步骤S1：提供第一晶圆和第二晶圆，并将所述第一晶圆和所述第二晶圆相接合；步骤S2：在所述第二晶圆进行图案化之前蚀刻所述第二晶圆的边缘，以去除所述第二晶圆的边缘部分，以释放所述第二晶圆中的应力。步骤S3：对所述第二晶圆进行图案化。可选地，在所述步骤S1中，将所述第一晶圆和所述第二晶圆相接合之后还进一步包括对所述第二晶圆进行研磨打薄的步骤。可选地，在所述步骤S2中，所述蚀刻去除的所述第二晶圆边缘的厚度为1.50～3.75um。可选地，在所述步骤S2中，所述蚀刻去除的所述第二晶圆边缘的宽度为8～12mm。可选地，在所述步骤S1中，所述第一晶圆位于承载晶圆上方，所述第二晶圆位于所述第一晶圆上方与所述第一晶圆相接合。可选地，在所述步骤S2中选用旋转蚀刻方法蚀刻所述第二晶圆的边缘。可选地，在所述步骤S2中选用HNA蚀刻液蚀刻所述第二晶圆的边缘。本专利技术还提供了一种基于上述的方法制备得到的半导体器件。本专利技术还提供了一种电子装置，包括上述的半导体器件。本专利技术为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在BSI产品中，在键合和研磨之后，在正面硅片刻蚀工艺前，加入硅片边缘区域(10mm)刻蚀工艺，从而释放键合与研磨过程中带来的应力，以防止蚀刻厚度不均一的问题，进一步提高了半导体器件的良率和性能。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1a-1c为本专利技术中所述半导体器件制备过程示意图；图2为本专利技术一具体地实施方式中所述半导体器件的制备流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本专利技术的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。实施例一本专利技术为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，下面结合附图对所述方法做进一步说明。其中，图1a-1c为本专利技术中所述半导体器件制备过程示意图；图2为本专利技术一具体地实施方式中所述半导体器件的制备流程图。执行步骤101，提供第一晶圆102和第二晶圆103，并将所述第一晶圆和所述第二晶圆相接合。具体地，如图1a所示，提供第一晶圆102和第二晶圆103，其中，所述第一晶圆102形成于承载晶圆101上，其中，所述承载晶圆可以选用本领域中常用的半导体材料。在所述第一晶圆101上形成有第一层间介电层，所述第一层间介电层中形成有互连结构。所述第一晶圆102至少包括半导体衬底，所述半导体衬底可以选用本领域常用的材料，在所述半导体衬底中还进一步形成有其他元器件，包括各种有源器件和/或无源器件，其种类本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，包括：步骤S1：提供第一晶圆和第二晶圆，并将所述第一晶圆和所述第二晶圆相接合；步骤S2：在所述第二晶圆进行图案化之前蚀刻所述第二晶圆的边缘，以去除所述第二晶圆的边缘部分，以释放所述第二晶圆中的应力；步骤S3：对所述第二晶圆进行图案化。

【技术特征摘要】
1.一种半导体器件的制备方法，包括：步骤S1：提供第一晶圆和第二晶圆，并将所述第一晶圆和所述第二晶圆相接合；步骤S2：在所述第二晶圆进行图案化之前蚀刻所述第二晶圆的边缘，以去除所述第二晶圆的边缘部分，以释放所述第二晶圆中的应力；步骤S3：对所述第二晶圆进行图案化。2.根据权利要求1所述的方法，其特征在于，在所述步骤S1中，将所述第一晶圆和所述第二晶圆相接合之后还进一步包括对所述第二晶圆进行研磨打薄的步骤。3.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，所述蚀刻去除的所述第二晶圆边缘的厚度为1.50～3.75um。4.根据权利要求...

【专利技术属性】
技术研发人员：张启阳，詹扬，杜亮，王军，严强生，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31