鳍式半导体器件的形成方法技术
【技术实现步骤摘要】
鳍式半导体器件的形成方法
本专利技术涉及半导体制造
，尤其涉及一种鳍式半导体器件的形成方法。
技术介绍
静态随机存储器(StaticRandomAccessMemory，SRAM)作为存储器中的一员，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于电脑、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。图1为现有6T(Transistor，晶体管)结构的静态随机存储器的存储单元的电路结构示意图，包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3以及第四NMOS晶体管N4。其中，所述第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2形成双稳态电路，所述双稳态电路形成一个锁存器用于锁存数据信息。所述第一PMOS晶体管P1和第二PMOS晶体管P2为上拉晶体管；所述第一NMOS晶体管N1和第二NMOS晶体管N2为下拉晶体管；所述第三NMOS晶体管N3和第四NMOS晶体管N4为传输晶体管。随着半导体器件的元件密度和集成度的提高，平面晶...
【技术保护点】
一种鳍式半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底包括电路区和存储区，所述电路区和存储区的衬底表面分别具有鳍部；在所述衬底表面形成隔离层，所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层表面低于所述鳍部的顶部表面；在所述隔离层和鳍部表面形成介质层，所述存储区的介质层内具有横跨所述鳍部的第一沟槽，所述第一沟槽暴露出存储区的部分鳍部侧壁和顶部表面，所述电路区的介质层内具有横跨所述鳍部的第二沟槽，所述第二沟槽暴露出电路区的部分鳍部侧壁和顶部；在所述第一沟槽底部的鳍部侧壁和顶部上形成第一栅介质层；在第二沟槽底部的鳍部侧壁和顶部上、以及所述第一栅介质层表面形成第二栅介质...
【技术特征摘要】
1.一种鳍式半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底包括电路区和存储区，所述电路区和存储区的衬底表面分别具有鳍部；在所述衬底表面形成隔离层，所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层表面低于所述鳍部的顶部表面；在所述隔离层和鳍部表面形成介质层，所述存储区的介质层内具有横跨所述鳍部的第一沟槽，所述第一沟槽暴露出存储区的部分鳍部侧壁和顶部表面，所述电路区的介质层内具有横跨所述鳍部的第二沟槽，所述第二沟槽暴露出电路区的部分鳍部侧壁和顶部；在所述第一沟槽底部的鳍部侧壁和顶部上形成第一栅介质层；在第二沟槽底部的鳍部侧壁和顶部上、以及所述第一栅介质层表面形成第二栅介质层；在形成所述第二栅介质层之后，在所述第一沟槽内形成第一栅极，在所述第二沟槽内形成第二栅极。2.如权利要求1所述的鳍式半导体器件的形成方法，其特征在于，所述第一栅介质层的材料为高K介质材料；所述第二栅介质层的材料为高K介质材料。3.如权利要求1所述的鳍式半导体器件的形成方法，其特征在于，所述第一栅介质层的厚度为5埃～10埃；所述第二栅介质层的厚度为5埃～15埃。4.如权利要求1所述的鳍式半导体器件的形成方法，其特征在于，所述第一栅介质层的形成步骤包括：在所述介质层表面、第一沟槽和第二沟槽底部暴露出的隔离层表面、以及第一沟槽和第二沟槽底部暴露出的鳍部侧壁和顶部上形成第一栅介质膜；在所述第一栅介质膜表面形成第一图形化层，所述第一图形化层覆盖第一沟槽内的第一栅介质膜；以所述第一图形化层为掩膜，刻蚀所述第一栅介质膜，直至暴露出介质层表面、以及第二沟槽底部的隔离层和鳍部表面为止，形成所述第一栅介质层。5.如权利要求1所述的鳍式半导体器件的形成方法，其特征在于，还包括：在形成所述第一栅介质层之后，进行第一退火工艺。6.如权利要求5所述的鳍式半导体器件的形成方法，其特征在于，所述第一退火工艺为尖峰退火或激光退火。7.如权利要求1所述的鳍式半导体器件的形成方法，其特征在于，所述第二栅介质层的形成步骤包括：在所述介质层表面、第二沟槽底部的隔离层表面、第二沟槽底部的鳍部侧壁和顶部上、以及第一栅介质层表面形成第二栅介质层；去除介质层表面的第二栅极层，形成所述第二栅介质层。8.如权利要求7所述的鳍式半导体器件的形成方法，其特征在于，在形成所述第一栅极和第二栅极之前或之后，去除所述介质层表面的第二栅介质层。9.如权利要求1所述的鳍式半导体器件的形成...
【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。