反相器模块、移位寄存器单元、阵列基板及显示装置制造方法及图纸
【技术实现步骤摘要】
反相器模块、移位寄存器单元、阵列基板及显示装置
本专利技术涉及显示领域，特别涉及一种反相器模块、移位寄存器单元、阵列基板及显示装置。
技术介绍
GOA(GatedriverOnArray，阵列基板行驱动)技术相较于传统工艺而言，不仅节约了成本，实现显示面板两边对称的设计，还省去了芯片的绑定区域和例如扇出区的布线区域，有利于窄边框设计的实现。同时，由于GOA技术可以省去行方向上的芯片绑定工艺，对整体的产能、良率提升也有很大的帮助。在一些GOA电路中，出于转换电平或者调整负载特性等方面的需求，会在栅极驱动信号的输出位置处设置反相器模块，从而将栅极驱动信号进行一次或者一次以上的反相，得到所需波形的栅极驱动信号。然而由于形成GOA电路的器件多为阵列基板上采用a-Si(非晶硅)或p-Si(多晶硅)制作的薄膜晶体管(TFT)，稳定性较差，因而会使得所形成的反相器模块的电信号输出特性劣化，产生例如输出信号的下降沿处下拉不完全等缺陷，影响产品的整体性能。
技术实现思路
本专利技术提供一种反相器模块、移位寄存器单元、阵列基板及显示装置，可以优化晶体管所形成的反相器模块的电信号输出特性。...
【技术保护点】
一种反相器模块，具有输入端和输出端，其特征在于，所述反相器模块包括：分别连接所述输入端、第一节点和所述输出端的上拉子模块，用于在所述输入端处为低电平时将所述第一节点处和所述输出端处置为高电平电压线提供的高电平电压；第一晶体管，所述第一晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述输出端，另一个连接第一低电平电压线；连接所述第一节点的下拉子模块，用于在由第一时钟信号线提供的第一时钟信号为低电平时，将所述第一节点处置为由第二低电平电压线提供的低电平电压；其中，所述第二低电平电压线上的低电平电压低于所述第一低电平电压线上的低电平电压。
【技术特征摘要】
1.一种反相器模块，具有输入端和输出端，其特征在于，所述反相器模块包括：分别连接所述输入端、第一节点和所述输出端的上拉子模块，用于在所述输入端处为低电平时将所述第一节点处和所述输出端处置为高电平电压线提供的高电平电压；第一晶体管，所述第一晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述输出端，另一个连接第一低电平电压线；连接所述第一节点的下拉子模块，用于在由第一时钟信号线提供的第一时钟信号为低电平时，将所述第一节点处置为由第二低电平电压线提供的低电平电压；其中，所述第二低电平电压线上的低电平电压低于所述第一低电平电压线上的低电平电压。2.根据权利要求1所述的反相器模块，其特征在于，还包括：第一端连接所述第一节点的第一电容，所述第一电容的第二端连接第二时钟信号线；其中，所述第二时钟信号线用于加载第二时钟信号，所述第一时钟信号与所述第二时钟信号分别是正相时钟信号和反相时钟信号的一个。3.根据权利要求1或2所述的反相器模块，其特征在于，所述下拉子模块包括第二晶体管，所述上拉子模块包括第三晶体管和第四晶体管；所述反相器模块还具有复位端，所述反相器模块包括第五晶体管；其中，所述第二晶体管的栅极连接所述第一时钟信号线，源极和漏极中的一个连接所述第一节点，另一个连接所述第二低电平电压线；所述第三晶体管的栅极连接所述输入端，源极和漏极中的一个连接所述高电平电压线，另一个连接所述第一节点；所述第四晶体管的栅极连接所述输入端，源极和漏极中的一个连接所述高电平电压线，另一个连接所述输出端；所述第五晶体管的栅极连接所述复位端，源极和漏极中的一个连接所述输出端，另一个连接所述第一低电平电压线；所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管均为P型晶体管。4.一种移位寄存器单元，包括输入端和输出端，其特征在于，还包括移位寄存器模块和如权利要求1至3中任一项所述的反相器模块；其中，所述移位寄存器模块具有输入端和输出端，所述反相器模块的输入端连接所述移位寄存器模块的输出端；所述反相器模块的输出端连接所述移位寄存器单元的输...
【专利技术属性】
技术研发人员：董向丹，冯远明，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。