埋藏沟道晶体管及其形成方法技术

一种埋藏沟道晶体管及其形成方法，所述形成方法包括：提供半导体衬底，在所述半导体衬底内形成阱区；在阱区内形成反型掺杂区，反型掺杂区中掺杂的类型与阱区中掺杂的类型相反，且反型掺杂区的深度小于阱区的深度；在所述反型掺杂区的上方的半导体衬底表面上形成栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的栅电极，所述栅电极的中掺杂有杂质离子，所述栅电极中掺杂的类型与阱区的类型相同；在所述栅极结构两侧的半导体衬底内形成源区和漏区，所述源区和漏区中掺杂类型与阱区中的杂质离子类型相反，源区和漏区的深度小于阱区的深度且大于反型掺杂区的深度。本发明专利技术方法形成的晶体管防止了闪烁噪音的产生，提高了器件的性能。

【技术实现步骤摘要】
埋藏沟道晶体管及其形成方法
本专利技术涉及半导体制作领域，特别涉及一种埋藏沟道晶体管及其形成方法。
技术介绍
金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS和PMOS晶体管。现有技术提供了一种MOS晶体管的制作方法。包括：提供半导体基底，在所述半导体基底形成隔离结构，所述隔离结构之间的半导体基底为有源区，在所述有源区内形成阱区(未示出)；通过第一离子注入在阱区表面掺杂杂质离子，以调节后续形成的晶体管的阈值电压；在所述隔离结构之间的半导体基底上依次形成栅介质层和栅电极，所述栅介质层和栅电极构成栅极结构；进行氧化工艺，形成覆盖所述栅极结构的氧化层；进行浅掺杂离子注入，在栅极结构两侧的半导体基底内形成源/漏延伸区；以所述栅极结构为掩膜，对栅极结构两侧的阱区进行深掺杂离子注入，深掺杂离子注入的能量和剂量大于浅掺杂离子注入的能量和剂量，在栅极结构两侧的阱区内形成源区和漏区，所述源区和漏区的深度大于源/漏延伸区的深度。但是，现有技术形成的晶体管的性能仍有待提升。
技术实现思路
本专利技术解决的问题是怎样防止现有的晶体管的闪烁噪音的产生。为解决上述问题，本专利技术提供了一种埋藏沟道晶体管的形成方法，包括：提供半导体衬底，在所述半导体衬底内形成阱区；在所述阱区内形成反型掺杂区，所述反型掺杂区中掺杂的杂质离子的类型与阱区中掺杂的杂质离子的类型相反，且反型掺杂区的深度小于阱区的深度；在所述反型掺杂区的上方的半导体衬底表面上形成栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的栅电极，所述栅电极的中掺杂有杂质离子，所述栅电极中掺杂的杂质离子的类型与阱区中掺杂的杂质离子的类型相同；在所述栅极结构两侧的半导体衬底内形成源区和漏区，所述源区和漏区中掺杂的杂质离子的类型与阱区中的杂质离子类型相反，源区和漏区的深度小于阱区的深度且大于反型掺杂区的深度。可选的，当形成的晶体管为N型的晶体管时，所述阱区中掺杂的杂质离子中的杂质离子类型为P型，反型掺杂区中掺杂的杂质离子的类型为N型，栅电极中掺杂的杂质离子的类型为P型，源区和漏区中掺杂的杂质离子的类型为N型。可选的，当形成的晶体管为P型的晶体管时，所述阱区中掺杂的杂质离子中的杂质离子类型为N型，反型掺杂区中掺杂的杂质离子的类型为P型，栅电极中掺杂的杂质离子的类型为N型，源区和漏区中掺杂的杂质离子的类型为P型。可选的，所述杂质离子类型为N型时，所述杂质离子为磷离子、砷离子或锑离子中的一种或几种；所述杂质离子类型为P型时，所述杂质离子为硼离子、镓离子或铟离子中的一种或几种。可选的，所述反型掺杂区的形成工艺为离子注入。可选的，晶体管工作时，所述反型掺杂区与阱区之间形成的PN结作为埋藏沟道。可选的，所述反型掺杂区的宽度大于栅电极的宽度。可选的，所述栅介质层和栅电极的形成过程为：在所述半导体衬底表面上形成栅介质材料层；在所述栅介质材料层表面形成栅电极材料层，所述栅电极材料层中掺杂有掺杂离子；在所述栅电极材料层表面形成图形化的硬掩膜层；以所述图形化的硬掩膜层为掩膜，刻蚀所述栅电极材料层和栅介质材料层，在半导体衬底表面上形成栅介质层和栅电极。可选的，通过离子注入工艺在栅电极材料层中掺杂杂质离子，或者通过原位自掺杂工艺在栅电极材料层中掺杂杂质离子。可选的，所述栅极结构还包括位于栅介质层和栅电极的两侧侧壁的侧墙。可选的，所述源区和漏区的形成过程为：以硬掩膜层和栅极结构为掩膜，对栅极结构两侧的半导体衬底进行离子注入，在栅极结构两侧的半导体衬底内形成源区和漏区。可选的，所述源区和漏区的形成过程为：形成覆盖所述半导体衬底、栅极结构上的硬掩膜层和栅极结构的半导体材料层；刻蚀去除硬掩膜层表面上以及半导体衬底上的部分半导体材料层，在所述侧墙的表面以及侧墙两侧的半导体衬底表面上形成源漏区材料层；对所述源漏区材料层以及侧墙两侧的半导体衬底进行离子注入，形成源区和漏区。可选的，所述半导体材料层的材料为多晶硅、硅锗或碳化硅。可选的，在形成栅介质层和栅电极之前，还包括：在所述阱区内形成防穿通区，所述防穿通区中掺杂的杂质离子的类型与阱区中掺杂的杂质离子的类型相同，且防穿通区深度大于反型掺杂区的深度。可选的，所述栅电极的杂质离子的浓度与反型掺杂区杂质离子的浓度正相关。本专利技术还提供了一种埋藏沟道晶体管，包括：半导体衬底，所述半导体衬底内形成有阱区；位于所述阱区内的反型掺杂区，所述反型掺杂区中掺杂的杂质离子的类型与阱区中掺杂的杂质离子的类型相反，且反型掺杂区的深度小于阱区的深度；位于所述反型掺杂区的上方的半导体衬底表面的形成栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的栅电极，所述栅电极的中掺杂有杂质离子，所述栅电极中掺杂的杂质离子的类型与阱区中掺杂的杂质离子的类型相同；位于所述栅极结构两侧的半导体衬底内的源区和漏区，所述源区和漏区中掺杂的杂质离子的类型与阱区中的杂质离子类型相反，源区和漏区的深度小于阱区的深度且大于反型掺杂区的深度。可选的，所述晶体管为N型的晶体管，所述阱区中掺杂的杂质离子中的杂质离子类型为P型，反型掺杂区中掺杂的杂质离子的类型为N型，栅电极中掺杂的杂质离子的类型为P型，源区和漏区中掺杂的杂质离子的类型为N型。可选的，所述晶体管为P型的晶体管，所述阱区中掺杂的杂质离子中的杂质离子类型为N型，反型掺杂区中掺杂的杂质离子的类型为P型，栅电极中掺杂的杂质离子的类型为N型，源区和漏区中掺杂的杂质离子的类型为P型与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的掩埋沟道晶体管的形成方法，在形成阱区后，在阱区中形成反型掺杂区，反型掺杂区的深度小于阱区的深度，所述形成反型掺杂区位于半导体衬底的表面与阱区的底部之间，即反型掺杂区是位于半导体衬底的内部，反型掺杂区上方和下方均是与其掺杂类型相反的阱区，反型掺杂区与阱区的接触区域会形成PN结，后续在形成栅电极后，当在栅电极上施加工作电压时，PN结附近区域会形成反型区，由于PN结附近区域的势垒要小于半导体衬底表面的势垒，因而载流子会通过PN结附近区域形成的反型区传输，因而，本专利技术形成的晶体管载流子的传输通道是位于半导体衬底的内部，载流子的传输不会受到半导体衬底表面存在的缺陷的影响，防止了闪烁噪音的产生，提高了器件的性能；另外，所述栅电极中掺杂的杂质离子的类型与阱区中掺杂的杂质离子的类型相同，即栅电极中掺杂的杂质离子的类型与晶体管的类型相反，这与常规的晶体管的栅电极掺杂类型与晶体管的类型相同存在明显不同，本专利技术申请这样做的目的是，由于栅电极底部的阱区中形成有反型掺杂区，反型掺杂区的掺杂类型与阱区掺杂类型相同，反型掺杂区的存在会对晶体管的阈值电压产生较大的影响，栅电极中掺杂的杂质离子与反型掺杂区中掺杂杂质离子类型相反(或者与阱区中掺杂的杂质离子的类型相同)，以调节形成的晶体管的阈值电压。本专利技术的掩埋沟道晶体管，反型掺杂区是位于半导体衬底的内部，反型掺杂区上方和下方均是与其掺杂类型相反的阱区，反型掺杂区与阱区的接触区域会形成PN结，后续在形成栅电极后，当在栅电极上施加工作电压时，PN结附近区域会形成反型区，由于PN结附近区域的势垒要小于半导体衬底表面的势垒，因而载流子会通过P本文档来自技高网...

【技术保护点】
一种埋藏沟道晶体管的形成方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底内形成阱区；在所述阱区内形成反型掺杂区，所述反型掺杂区中掺杂的杂质离子的类型与阱区中掺杂的杂质离子的类型相反，且反型掺杂区的深度小于阱区的深度；在所述反型掺杂区的上方的半导体衬底表面上形成栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的栅电极，所述栅电极的中掺杂有杂质离子，所述栅电极中掺杂的杂质离子的类型与阱区中掺杂的杂质离子的类型相同；在所述栅极结构两侧的半导体衬底内形成源区和漏区，所述源区和漏区中掺杂的杂质离子的类型与阱区中的杂质离子类型相反，源区和漏区的深度小于阱区的深度且大于反型掺杂区的深度。

【技术特征摘要】
1.一种埋藏沟道晶体管的形成方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底内形成阱区；在所述阱区内形成反型掺杂区，所述反型掺杂区中掺杂的杂质离子的类型与阱区中掺杂的杂质离子的类型相反，且反型掺杂区的深度小于阱区的深度；在所述反型掺杂区的上方的半导体衬底表面上形成栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的栅电极，所述栅电极的中掺杂有杂质离子，所述栅电极中掺杂的杂质离子的类型与阱区中掺杂的杂质离子的类型相同；在所述栅极结构两侧的半导体衬底内形成源区和漏区，所述源区和漏区中掺杂的杂质离子的类型与阱区中的杂质离子类型相反，源区和漏区的深度小于阱区的深度且大于反型掺杂区的深度。2.如权利要求1所述的埋藏沟道晶体管的形成方法，其特征在于，当形成的晶体管为N型的晶体管时，所述阱区中掺杂的杂质离子中的杂质离子类型为P型，反型掺杂区中掺杂的杂质离子的类型为N型，栅电极中掺杂的杂质离子的类型为P型，源区和漏区中掺杂的杂质离子的类型为N型。3.如权利要求1所述的埋藏沟道晶体管的形成方法，其特征在于，当形成的晶体管为P型的晶体管时，所述阱区中掺杂的杂质离子中的杂质离子类型为N型，反型掺杂区中掺杂的杂质离子的类型为P型，栅电极中掺杂的杂质离子的类型为N型，源区和漏区中掺杂的杂质离子的类型为P型。4.如权利要求2或3所述的埋藏沟道晶体管的形成方法，其特征在于，所述杂质离子类型为N型时，所述杂质离子为磷离子、砷离子或锑离子中的一种或几种；所述杂质离子类型为P型时，所述杂质离子为硼离子、镓离子或铟离子中的一种或几种。5.如权利要求1所述的埋藏沟道晶体管的形成方法，其特征在于，所述反型掺杂区的形成工艺为离子注入。6.如权利要求1所述的埋藏沟道晶体管的形成方法，其特征在于，晶体管工作时，所述反型掺杂区与阱区之间形成的PN结作为埋藏沟道。7.如权利要求1所述的埋藏沟道晶体管的形成方法，其特征在于，所述反型掺杂区的宽度大于栅电极的宽度。8.如权利要求1所述的埋藏沟道晶体管的形成方法，其特征在于，所述栅介质层和栅电极的形成过程为：在所述半导体衬底表面上形成栅介质材料层；在所述栅介质材料层表面形成栅电极材料层，所述栅电极材料层中掺杂有掺杂离子；在所述栅电极材料层表面形成图形化的硬掩膜层；以所述图形化的硬掩膜层为掩膜，刻蚀所述栅电极材料层和栅介质材料层，在半导体衬底表面上形成栅介质层和栅电极。9.如权利要求8所述的埋藏沟道晶体管的形成方法，其特征在于，通过离子注入工艺在栅电极材料层中掺杂杂质离子，或者通过原位自掺杂工艺在栅电极材料层中掺杂杂质离子。10.如权利要求8所述的...

【专利技术属性】
技术研发人员：邱慈云，克里夫·德劳利，辜良智，江宇雷，余达强，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11