一种In‑Cell触控阵列基板及其制作方法技术

本发明专利技术提供一种In‑Cell触控阵列基板及其制作方法，该In‑Cell触控阵列基板从下往上依次包括衬底基板、TFT结构层、平坦层、公共电极层、第二层间绝缘层、触控电极层、像素电极绝缘层及像素电极层；其中，TFT漏极上方设有像素电极层过孔，像素电极层覆盖该像素电极层过孔，像素电极绝缘层上设有像素电极层凹槽，像素电极层设于像素电极层凹槽与像素电极层过孔上，且在像素电极层过孔以外的像素电极层的表面，与位于像素电极层凹槽之外的像素电极绝缘层的表面处于同一层面。本发明专利技术解决了现有技术中，由于公共电极与像素电极层之间的距离增大，导致公共电极与像素电极层之间形成的储存电容值减小，以致出现信号串扰及漏电等问题。

A In Cell touch array substrate and manufacturing method thereof

The invention provides a In touch Cell array substrate and its manufacturing method, the In Cell touch array substrate from bottom to top comprises substrate, TFT structure layer, a flat layer, a common electrode layer, a second interlayer insulating layer, a touch electrode layer, the pixel electrode insulating layer and a pixel electrode layer; wherein, TFT the drain hole is arranged above the pixel electrode layer, a pixel electrode layer covering the pixel electrode layer via the pixel electrode, insulating layer is arranged on the pixel electrode layer, a pixel electrode layer is arranged on the pixel electrode layer and the pixel electrode layer vias, and the pixel electrode layer in the pixel electrode layer via the outside surface. The pixel electrode and the pixel electrode layer located outside the groove surface of the insulating layer at the same level. The invention solves the problems, because between the common electrode and the pixel electrode layer distance increases, leading to the storage capacitor is formed between the common electrode and the pixel electrode layer decreases, resulting in signal crosstalk and leakage problems.

【技术实现步骤摘要】
一种In-Cell触控阵列基板及其制作方法
本专利技术涉及液晶显示领域，特别涉及一种In-Cell触控阵列基板及其制作方法。
技术介绍
液晶显示器(LiquidCrystalDisplay，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板(TFT-LCD)及背光模组。液晶显示面板的工作原理是在两片平行的衬底基板当中放置液晶分子，两片衬底基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。如图14所示，在In-celltouch技术中，耦合电容的大小会影响触控灵敏度，即触控电极层8与公共电极层6(ComITO)之间的距离(图中d1)的越厚，其耦合电容越小，触控灵敏度越好。在现有的In-celltouch技术中，为了达到很好的触控灵敏度，往往都将d1加大，但是与此同时，像素电极层10(PixelITO)与公共电极层6之间的距离d2也会随着增加，其储存电容就会减小，而储存电容的大小会影响器件信号传输，储存电容越小，CrossTalk现象(即信号串扰，信号及电漏到不应该显示的区域)越严重，并且储存电容小，漏电流随着电压的变化就会增大，亮度变化增大，及Flicker现象也会更严重。
技术实现思路
本专利技术的目的在于提供一种In-Cell触控阵列基板及其制作方法，以解决现有技术中，因为将触控电极层与公共电极之间的第二层间绝缘层增大后，使得公共电极与像素电极层之间的距离增大，进而导致公共电极与像素电极层之间形成的储存电容的电容值减小，以致出现信号串扰及漏电等问题。本专利技术的技术方案如下：一种In-Cell触控阵列基板，所述阵列基板包括衬底基板、设于所述衬底基板上的TFT结构层、设于所述TFT结构层上的平坦层、设于一部分所述平坦层上的公共电极层、设于所述公共电极层与所述平坦层上的第二层间绝缘层、设于所述第二层间绝缘层上的触控电极层、设于所述触控电极层与所述第二层间绝缘层上的像素电极绝缘层，以及设于一部分所述像素电极绝缘层上的像素电极层；其中，所述TFT结构层的TFT漏极上方对应的所述平坦层、所述第二层间绝缘层与所述像素电极绝缘层上设有像素电极层过孔，所述像素电极层覆盖所述像素电极层过孔并通过其与所述TFT漏极接触，所述像素电极绝缘层的预设位置区域上设有像素电极层凹槽，所述像素电极层设于所述像素电极层凹槽与所述像素电极层过孔上，且在所述像素电极层过孔以外的所述像素电极层的表面，与位于所述像素电极层凹槽之外的所述像素电极绝缘层的表面处于同一层面。优选地，所述衬底基板上还设有遮光层，所述衬底基板与所述遮光层上设有遮光绝缘层，所述TFT结构层设于所述遮光绝缘层上。优选地，所述TFT结构层包括：设于所述遮光绝缘层上的TFT源极接触部、TFT漏极接触部及位于所述TFT源极接触部与所述TFT漏极接触部之间的半导体有源层；设于所述TFT源极接触部、所述TFT漏极接触部与所述半导体有源层上的栅极绝缘层；设于所述栅极绝缘层上的栅极，所述栅极位于所述半导体有源层上方对应的栅极绝缘层上；设于所述栅极与所述栅极绝缘层上的第一层间绝缘层，所述TFT源极接触部与所述TFT漏极接触部上方对应的所述第一层间绝缘层与所述栅极绝缘层位置，分别设有TFT源极过孔与TFT漏极过孔，所述TFT源极过孔上设有与所述TFT源极接触部接触的TFT源极，所述TFT漏极过孔上设有与所述TFT漏极接触部接触的TFT漏极；其中，所述平坦层覆盖所述TFT源极与所述TFT漏极。优选地，所述TFT源极接触部及所述TFT漏极接触部与所述半导体有源层之间分别设有增强导电作用的掺杂层。优选地，所述遮光层的制作材料为金属材料。一种如上述任一项所述的In-Cell触控阵列基板的制作方法，包括以下步骤：在衬底基板上形成遮光层及覆盖所述遮光层与所述衬底基板的遮光绝缘层：在所述遮光层与所述遮光绝缘层上形成TFT结构层；在所述TFT结构层上依次形成平坦层、公共电极层、第二间层绝缘层、触控电极层与像素电极绝缘层；在所述TFT漏极上方对应的所述像素电极绝缘层形成像素电极绝缘层过孔，且所述像素电极绝缘层过孔底部的所述像素电极绝缘层覆盖所述TFT漏极，所述像素电极绝缘层过孔的侧面从外到内依次为所述像素电极绝缘层、所述第二间层绝缘层与所述平坦层；在所述像素电极绝缘层的预设位置区域上形成像素电极层凹槽，同时使所述TFT漏极裸露于所述像素电极绝缘层过孔，所述像素电极层凹槽设于所述触控电极层上方对应之外的所述像素电极绝缘层上；在所述像素电极层凹槽与所述像素电极绝缘层过孔上形成像素电极层，同时形成像素电极层过孔，并使在所述像素电极层过孔以外的所述像素电极层的表面，与位于所述像素电极层凹槽之外的所述像素电极绝缘层的表面处于同一层面。优选地，在所述TFT结构层上依次形成平坦层、公共电极层、第二间层绝缘层、触控电极层与像素电极绝缘层，具体包括：在所述TFT结构层上形成平坦层，所述平坦层覆盖所述TFT结构层；在所述平坦层上形成公共电极层，所述公共电极层覆盖所述TFT漏极上方对应之外的一部分所述平坦层；在所述TFT漏极上方对应的所述平坦层上形成平坦层过孔，所述平坦层过孔与所述TFT漏极相通；在所述平坦层、所述平坦层过孔及所述公共电极层上形成第二间层绝缘层，并在所述TFT漏极上方对应之外的所述第二间层绝缘层上形成触控电极层；在所述TFT漏极上方对应的所述第二间层绝缘层上形成第二间层绝缘层过孔，所述第二间层绝缘层过孔与所述TFT漏极相通；在所述触控电极层、所述第二间层绝缘层及所述第二间层绝缘层过孔上形成像素电极绝缘层，所述像素电极绝缘层填满所述第二间层绝缘层过孔。优选地，在所述像素电极绝缘层形成所述像素电极绝缘层过孔的过程中，采用掩膜板对正性光阻进行曝光显影。优选地，在所述像素电极绝缘层的预设位置区域上形成所述像素电极层凹槽的过程中，采用掩膜板对负性光阻进行曝光显影。优选地，在所述像素电极绝缘层的预设位置区域上形成像素电极层凹槽，同时使所述TFT漏极裸露于所述像素电极层过孔的步骤为：采用掩膜板对正性光阻进行曝光显影，且其掩膜板与形成所述像素电极绝缘层过孔的过程中采用的掩膜板相同。本专利技术的有益效果：本专利技术的一种In-Cell触控阵列基板及其制作方法，解决了现有技术中，因为将触控电极层与公共电极之间的第二层间绝缘层增大后，使得公共电极与像素电极层之间的距离增大，进而导致公共电极与像素电极层之间形成的储存电容的电容值减小，以致出现信号串扰及漏电等问题。【附图说明】图1为本专利技术实施例的In-Cell触控阵列基板在形成遮光层与遮光绝缘层时的剖面结构示意图；图2为本专利技术实施例的In-Cell触控阵列基板在形成TFT结构层时的剖面结构示意图；图3为本专利技术实施例的In-Cell触控阵列基板在形成平坦层时的剖面结构示意图；图4为本专利技术实施例的In-Cell触控阵列基板在形成公共电极时的剖面结构示意图；图5为本专利技术实施例的In-Cell触控阵列基板在形成平坦层过孔时的剖面结构示意本文档来自技高网...

【技术保护点】
一种In‑Cell触控阵列基板，其特征在于，所述阵列基板包括衬底基板、设于所述衬底基板上的TFT结构层、设于所述TFT结构层上的平坦层、设于一部分所述平坦层上的公共电极层、设于所述公共电极层与所述平坦层上的第二层间绝缘层、设于所述第二层间绝缘层上的触控电极层、设于所述触控电极层与所述第二层间绝缘层上的像素电极绝缘层，以及设于一部分所述像素电极绝缘层上的像素电极层；其中，所述TFT结构层的TFT漏极上方对应的所述平坦层、所述第二层间绝缘层与所述像素电极绝缘层上设有像素电极层过孔，所述像素电极层覆盖所述像素电极层过孔并通过其与所述TFT漏极接触，所述像素电极绝缘层的预设位置区域上设有像素电极层凹槽，所述像素电极层设于所述像素电极层凹槽与所述像素电极层过孔上，且在所述像素电极层过孔以外的所述像素电极层的表面，与位于所述像素电极层凹槽之外的所述像素电极绝缘层的表面处于同一层面。

【技术特征摘要】
1.一种In-Cell触控阵列基板，其特征在于，所述阵列基板包括衬底基板、设于所述衬底基板上的TFT结构层、设于所述TFT结构层上的平坦层、设于一部分所述平坦层上的公共电极层、设于所述公共电极层与所述平坦层上的第二层间绝缘层、设于所述第二层间绝缘层上的触控电极层、设于所述触控电极层与所述第二层间绝缘层上的像素电极绝缘层，以及设于一部分所述像素电极绝缘层上的像素电极层；其中，所述TFT结构层的TFT漏极上方对应的所述平坦层、所述第二层间绝缘层与所述像素电极绝缘层上设有像素电极层过孔，所述像素电极层覆盖所述像素电极层过孔并通过其与所述TFT漏极接触，所述像素电极绝缘层的预设位置区域上设有像素电极层凹槽，所述像素电极层设于所述像素电极层凹槽与所述像素电极层过孔上，且在所述像素电极层过孔以外的所述像素电极层的表面，与位于所述像素电极层凹槽之外的所述像素电极绝缘层的表面处于同一层面。2.根据权利要求1所述的In-Cell触控阵列基板，其特征在于，所述衬底基板上还设有遮光层，所述衬底基板与所述遮光层上设有遮光绝缘层，所述TFT结构层设于所述遮光绝缘层上。3.根据权利要求2所述的In-Cell触控阵列基板，其特征在于，所述TFT结构层包括：设于所述遮光绝缘层上的TFT源极接触部、TFT漏极接触部及位于所述TFT源极接触部与所述TFT漏极接触部之间的半导体有源层；设于所述TFT源极接触部、所述TFT漏极接触部与所述半导体有源层上的栅极绝缘层；设于所述栅极绝缘层上的栅极，所述栅极位于所述半导体有源层上方对应的栅极绝缘层上；设于所述栅极与所述栅极绝缘层上的第一层间绝缘层，所述TFT源极接触部与所述TFT漏极接触部上方对应的所述第一层间绝缘层与所述栅极绝缘层位置，分别设有TFT源极过孔与TFT漏极过孔，所述TFT源极过孔上设有与所述TFT源极接触部接触的TFT源极，所述TFT漏极过孔上设有与所述TFT漏极接触部接触的TFT漏极；其中，所述平坦层覆盖所述TFT源极与所述TFT漏极。4.根据权利要求3所述的In-Cell触控阵列基板，其特征在于，所述TFT源极接触部及所述TFT漏极接触部与所述半导体有源层之间分别设有增强导电作用的掺杂层。5.根据权利要求2所述的In-Cell触控阵列基板，其特征在于，所述遮光层的制作材料为金属材料。6.一种如权利要求1～5任一项所述的In-Cell触控阵列基板的制作方法，其特征在于，包括以下步骤：在衬底基板上形成遮光层及覆盖所述遮光层与所述衬...

【专利技术属性】
技术研发人员：唐丽娟，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42