一种实时相位噪声硬件发生器的并行实现方法技术

本发明专利技术公开了一种实时相位噪声硬件发生器的并行实现方法。使用本发明专利技术能够在FPGA处理器上实现实时、高速、并行的相位噪声模拟。本发明专利技术首先基于细胞自动机理论的均匀白噪声的FPGA高速并行实现方法，给出了并行实现所需N路初始向量的计算方法以及细胞自动机并行生成算法的递推函数关系；然后，在实时并行生成白噪声的基础上，设计并行的一阶IIR滤波器组，通过设置转角频率处的增益值，通过滤波实现满足幂律谱特性的噪声输出；最后，由上述白噪声得到相位噪声的等效形式，与有效信号叠加完成相位噪声模拟。本发明专利技术可在较低的FPGA资源消耗下，实时、高速地生成周期长、带宽大、质量好的白噪声，并在此基础上实现了参数可控的相位噪声模拟硬件发生器。

A parallel implementation method of hardware generator for real time phase noise

The invention discloses a parallel realization method of a real-time phase noise hardware generator. The invention can realize real-time, high-speed and parallel phase noise simulation on an FPGA processor. The present invention based on the realization method of high speed parallel FPGA uniform white noise cellular automaton theory, gives a parallel recursive function relation method to achieve the required N road of initial vector and cell automaton parallel algorithm; then, in real time parallel white noise generated based on the first order IIR filter group parallel design. By setting the angle frequency gain, by filtering the noise output can satisfy power-law spectrum characteristics; finally, get the equivalent form of phase noise by the white noise and effective signal overlay phase noise simulation. The invention can generate white noise with long cycle, large bandwidth and good quality in real time and high speed under the condition of lower FPGA resource consumption, and on the basis of that, a phase noise analog hardware generator with controllable parameters is realized.

【技术实现步骤摘要】
一种实时相位噪声硬件发生器的并行实现方法
本专利技术涉及卫星通信系统模拟、相位噪声建模
，具体涉及一种实时相位噪声硬件发生器的并行实现方法。
技术介绍
卫星通信系统模拟技术由于可在地面复现出一个理想、恶化、甚至近乎真实的电波传播环境，模拟卫星通信链路中各种时、空变化对信号传播的影响，早已成为通信、测控等
不可缺少的验证测试手段。无线电波在卫星通信链路传输过程中，会不可避免受到噪声干扰、信道衰落、电离层闪烁、转发器非线性等随机非理想特性的影响。其中，影响卫星通信系统传输误码率的一个主要因素是星上转发器本振信号的相位噪声恶化情况。为了研究本振信号相位噪声的影响，国内外学者通常以白噪声建模为基础，通过各种线性或非线性的复杂变换，得到具有幂律谱特性的噪声，仿真相位噪声特性。可见，研究相位噪声理论及实现方法对卫星通信链路建模、仿真及模拟均具有重要意义。研究资料表明，白噪声的产生方法主要包括线性同余算法、延迟斐波那契法、线性移位寄存器法及细胞自动机理论等。线性同余法与延迟斐波那契法相比，前者在随机数分布的均匀性、子序列依赖关系等性能测试中效果较差，但后者却需要较多的乘法器资源，FPGA(FieldProgrammableGateArray)硬件资源消耗大。线性移位寄存器法是目前应用最广泛的一种方法，具有算法简单、速度快、可重复性强及易于FPGA硬件实现等突出优点。然而，由于该方法存在线性反馈结构，会导致其产生的伪随机数具有较强的相关性，均匀白噪声产生质量相对较差。相比而言，细胞自动机理论是近些年才用于均匀白噪声的产生，由于其产生的噪声具有周期长、速度快、统计特性好、实现占用硬件资源少等突出优点，一经问世就受到了国内外学者的广泛关注。国内外关于相位噪声模拟方法，主要有基于小波变换的方法、基于分数阶积分的方法、基于逆FFT变换的方法以及时域滤波的方法等。由于小波变换的级数有限，幂律谱曲线有波纹现象。分数阶积分方法需在布朗运动的基础上作相应的限制使产生的离散噪声序列在时域收敛，由于布朗运动的时域非平稳性，无法得到与布朗运动对应的有理系统函数。基于逆FFT变换方法需要对实际相位噪声的功率谱密度进行精确刻画，且逆变换过程需要闭式解，由于相位噪声时域不确定性，很难求出闭式解。相比而言，时域滤波的方法通过改变IIR滤波器的系数增益并将其组合产生幂率特性曲线，以噪声成型理论基础将白噪声通过滤波来产生相位噪声。然而，现有的基于时域滤波方法实现相位噪声模拟时存在的实时性差、速率低。
技术实现思路
有鉴于此，本专利技术提供了一种实时相位噪声硬件发生器的并行实现方法，基于细胞自动机理论和时域滤波方法，能够在FPGA处理器上实现实时、高速、并行的相位噪声模拟。本专利技术的实时相位噪声硬件发生器的并行实现方法，包括如下步骤：步骤1，选定细胞自动机规则为零边界90/150细胞自动机规则，在该规则下，根据拟生成白噪声的周期长度计算获得细胞自动机的阶次M及规则向量d，其中，d＝{d(m),m＝1,2,...,M}，规则向量中的元素d(m)为0或1；步骤2，设定细胞自动机的初始向量s0为s0＝{s0(m),m＝1,2,3...,M}，且初始向量为非零向量；其中，元素s0(m)为0或1；步骤3，在FPGA内部产生一组并行实现的均匀白噪声，具体包括如下子步骤：步骤3.1，根据实际应用系统的采样频率fs和FPGA的工作时钟fclk，计算并行路数其中表示向上取整；步骤3.2根据规则向量d和初始向量s0，得到规则向量d下的并行各路的初始向量sp＝{sp(m),m＝1,2,...,M}，p＝1,2,…,N；其中，并行第1路初始向量s1中任意元素s1(m)为：其中，符号表异或运算，m＝1,2,3,...,M；s0(0)≡0，s0(M+1)≡0；任意并行第p路初始向量sp中元素sp(m)为：且sp(0)≡0和sp(M+1)≡0步骤3.3，根据零边界90/150细胞自动机规则，推导得到规则向量d下的并行各路的递推函数f；其中，cp(n)＝f(cp(n-1))，p＝1,2,…,N；其中，cp(n)为第p路、第n时刻的状态向量，cp(n-1)为第p路、第n-1时刻的状态向量，cp(0)＝sp；步骤3.4，将步骤3.2产生的N个初始向量sp视为一组Mbit的二进制数，根据步骤3.3推导的递推函数关系f，在FPGA中并行生成N路均匀白噪声wp(n)，p＝1,2,…,N；步骤4，生成并行N路的相位噪声，具体包括如下子步骤：步骤4.1，针对并行各路，构建并联一阶IIR滤波器组，其中，每个一阶IIR滤波器分别对应于相位噪声分段幂律分布特性的各段，其中，第k个一阶IIR滤波器的传递函数为其中，fk为拟模拟相位噪声的第k个频点；Ak为拟模拟相位噪声的第k个频点的相位噪声值，k＝1,2，…，K；步骤4.2，并行各路利用其并联一阶IIR滤波器组对该路均匀白噪声进行成型滤波，然后将滤波结果相加，生成满足幂律谱特性的噪声，记作步骤4.3，在并行各路，将生成的相位噪声与输入信号进行调制，生成叠加相位噪声后的信号；步骤5，对步骤4生成的N路叠加相位噪声后的信号按顺序进行并-串转换处理后，经数模转换产生带有相位噪声的输出信号。进一步地，所述步骤1中，规则向量由欧几里得算法或查表得到。有益效果：本专利技术对比已有技术，具有如下优点：首先，提出了基于细胞自动机理论的均匀白噪声并行生成算法和基于FPGA的实现方法。在细胞自动机理论基础上，本专利技术根据需产生的均匀白噪声周期长度、实际系统的高速采样频率及FPGA低速工作时钟，给出了细胞自动机规则、阶次和并行路数的选取方法，推导了并行实现所需N路初始向量的计算方法以及细胞自动机并行生成算法的递推函数关系，最终给出了基于细胞自动机的均匀白噪声的FPGA高速并行实现方法。因此，本专利技术所提方法兼顾了细胞自动机理论生成均匀白噪声的诸多优点，如周期长、速度快、统计特性好、实现占用硬件资源少等，同时极大地提高了均匀白噪声的实时性和生成速度。随后，在实时并行生成白噪声的基础上，设计并行的一阶IIR滤波器组，通过设置转角频率处的增益值，通过滤波实现满足幂律谱特性的噪声输出。最后，由上述白噪声得到相位噪声的等效形式，与有效信号叠加完成相位噪声模拟，且可以通过调整滤波器增益参数，实现不同幂律谱的相位噪声模拟。综上所述，本专利技术在相位噪声模拟过程中所提到的白噪声产生方法与现有硬件发生器相比，可在较低的FPGA资源消耗下，实时地、高速地生成周期长、带宽大、质量好的白噪声，并在此基础上实现了参数可控的相位噪声模拟硬件发生器。附图说明图1为相位噪声模拟实现结构框图。图2为本专利技术硬件发生器结构框图。具体实施方式下面结合附图并举实施例，对本专利技术进行详细描述。本专利技术提供了一种实时相位噪声硬件发生器的并行实现方法，根据细胞自动机理论和IIR滤波过程，在FPGA上并行、实时、高速地生成了幂律谱噪声，并在此基础上与有效信号叠加，完成参数可控相位噪声模拟。本专利技术首先，根据噪声周期长度、实际系统的高速采样频率及FPGA低速工作时钟等，确定细胞自动机的阶次、规则和并行路数；随后，根据细胞自动机阶次和规则，采用欧几里得算法或查表得到规则向量；同时，根据细胞自动机理论，由任意设定的非零初始向量推导并行实现本文档来自技高网...

【技术保护点】
一种实时相位噪声硬件发生器的并行实现方法，其特征在于，包括如下步骤：步骤1，选定细胞自动机规则为零边界90/150细胞自动机规则，在该规则下，根据拟生成白噪声的周期长度计算获得细胞自动机的阶次M及规则向量d，其中，d＝{d(m),m＝1,2,...,M}，规则向量中的元素d(m)为0或1；步骤2，设定细胞自动机的初始向量s

【技术特征摘要】
1.一种实时相位噪声硬件发生器的并行实现方法，其特征在于，包括如下步骤：步骤1，选定细胞自动机规则为零边界90/150细胞自动机规则，在该规则下，根据拟生成白噪声的周期长度计算获得细胞自动机的阶次M及规则向量d，其中，d＝{d(m),m＝1,2,...,M}，规则向量中的元素d(m)为0或1；步骤2，设定细胞自动机的初始向量s0为s0＝{s0(m),m＝1,2,3...,M}，且初始向量为非零向量；其中，元素s0(m)为0或1；步骤3，在FPGA内部产生一组并行实现的均匀白噪声，具体包括如下子步骤：步骤3.1，根据实际应用系统的采样频率fs和FPGA的工作时钟fclk，计算并行路数其中表示向上取整；步骤3.2根据规则向量d和初始向量s0，得到规则向量d下的并行各路的初始向量sp＝{sp(m),m＝1,2,...,M}，p＝1,2,…,N；其中，并行第1路初始向量s1中任意元素s1(m)为：其中，符号表异或运算，m＝1,2,3,...,M；s0(0)≡0，s0(M+1)≡0；任意并行第p路初始向量sp中元素sp(m)为：

【专利技术属性】
技术研发人员：郑哲，黄惠明，周扬，单长胜，吴嗣亮，丁华，王磊，张晖，
申请(专利权)人：北京理工大学，中国人民解放军六三九九九部队，
类型：发明
国别省市：北京,11