一种提高电源抑制比的供电电路制造技术

一种提高电源抑制比的供电电路，包括，低压差线性稳压器和输出噪声隔离电路，其中，所述输出噪声隔离电路，包括，第一晶体管、滤波电阻、滤波电容，所述滤波电阻的一端、所述第一晶体管的漏极，以及所述低压差线性稳压器输出相连接；所述滤波电阻的另一端连接滤波电容的一端和所述第一晶体管的栅极；所述滤波电容的另一端接地；所述第一晶体管的源极连接外部的对电源噪声敏感的电路。本发明专利技术的供电电路，通过低压差线性稳压器和输出噪声隔离电路两者结合，有效地提高了集成电路系统的电源抑制比，大幅度地减小了电源噪声对系统的影响。

Power supply circuit for increasing power supply rejection ratio

A suppression of power supply circuit, increasing the ratio of power, low dropout linear regulator and output noise isolation circuit, wherein the output noise isolation circuit includes a first transistor, resistor, capacitor filter, the drain of the first transistor, one end of the resistance of the filter, and the low dropout the regulator output is connected to the gate; the other end is connected with one end of the filter capacitor resistor and the first transistor; the other end is connected to the filter capacitor circuit; the power supply noise is sensitive to the source of the first transistor connected to external. The power supply circuit of the invention, the low dropout linear regulator and output noise isolation circuit combination, effectively improve the power integrated circuit system suppression ratio, greatly reduce the effect of noise on the power supply system.

【技术实现步骤摘要】
一种提高电源抑制比的供电电路
本专利技术涉及集成电路领域，尤其涉及一种用于提高电源抑制比的供电电路。
技术介绍
随着集成电路系统集成技术的进一步发展，PMU（PowerManagementUnit，电源管理单元）作为影响系统性能的重要组成部分，对系统供电电源稳定性的要求越来越高。不稳定的供电电压势必会影响输出信号的波形，而影响的幅度则取决于电源抑制比。LDO是一种低压差线性稳压器，利用工作在线性区的功率管产生经过调节的输出电压，静态电流小，成本低，应用简单，通常具有较低的自有噪声和较高的PSRR（PowerSupplyRejectionRatio，电源抑制比）。在射频、音频、ADC转换等应用系统中，电源抑制比是一个很重要的参数，体现了LDO的抗噪能力，PSRR值越高LDO输出纹波越低。图1为现有低压差线性稳压器应用方案，如图1所示，传统LDO应用方案，其输出直接连接对电源噪声敏感的电路，以压控振荡器VCO为例。实际应用时，受电源纹波、噪声等影响，使得LDO的输出具有较大的噪声，会直接耦合到后续的压控振荡器VCO电路，降低系统的PSRR，影响系统性能。
技术实现思路
为了解决现有技术存在的不足，本专利技术的目的在于提供一种提高电源抑制比的供电电路，能够以较小的成本降低电源噪声的影响。为实现上述目的，本专利技术提供一种提高电源抑制比的供电电路，包括，低压差线性稳压器和输出噪声隔离电路，其特征在于，所述输出噪声隔离电路，包括，第一晶体管、滤波电阻、滤波电容，其中，所述滤波电阻的一端、所述第一晶体管的漏极，以及所述低压差线性稳压器输出相连接；所述滤波电阻的另一端连接滤波电容的一端和所述第一晶体管的栅极；所述滤波电容的另一端接地；所述第一晶体管的源极连接外部的对电源噪声敏感的电路。本专利技术的提高电源抑制比的供电电路，技术效果在于，输出噪声隔离电路结构简单可以很好的隔离低压差线性稳压器的输出噪声对后续电路模块的影响，通过低压差线性稳压器和输出噪声隔离电路两者结合，简单有效地提高集成电路系统的电源抑制比，大幅度地减小了电源噪声对系统的影响。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，并与本专利技术的实施例一起，用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1为现有低压差线性稳压器应用方案原理图；图2为根据本专利技术的提高电源抑制比的供电电路实施例原理图。具体实施方式以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。图2为根据本专利技术的提高电源抑制比的供电电路实施例原理图，如图2所示，本专利技术的提高电源抑制比的供电电路，包括低压差线性稳压器201和输出噪声隔离电路202，其中所述的基本低压差线性稳压器201，包括，误差放大器AMP、缓冲器BUF、功率管MP、第一电阻R1、第二电阻R2和负载电容CL。误差放大器AMP的反相输入端连接外部输入参考电压VREF；误差放大器AMP的正相输入端输入低压差线性稳压器LDO输出电压VOUT的分压；误差放大器AMP的输出连接缓冲器BUF的输入端；缓冲器BUF的输出驱动功率管MP的栅极；功率管MP的源极连接输入信号VIN；功率管MP的漏极作为低压差线性稳压器LDO的输出，连接第一电阻R1的一端和负载电容CL的一端；第一电阻R1的另一端连接第二电阻R2的一端；第二电阻R2的另一端和负载电容CL的另一端均接地。所述的输出噪声隔离电路201，包括滤波电阻R3、滤波电容C和第一晶体管M1。所述的低压差线性稳压器201的输出端VOUT连接滤波电阻R3的一端和第一晶体管M1的漏极；滤波电阻R3的另一端连接滤波电容C的一端和第一晶体管M1的栅极；滤波电容C的另一端接地；第一晶体管M1的源极连接第二晶体管M2的漏极；第二晶体管M2的栅极连接外部控制信号VCTL；第二晶体管M2的源极连接后续的压控振荡器VCO电路，为压控振荡器VCO电路提供电源。本专利技术的提高电源抑制比的供电电路，其工作原理如下：低压差线性稳压器201的误差放大器AMP检测两端输入电压的差值，利用功率管MP、第一电阻R1和第二电阻R2组成的反馈网络将误差放大器AMP正相输入电压值嵌位到反相输入参考电压VREF，低压差线性稳压器201输出连接噪声隔离电路，通过滤波电阻R3和滤波电容C组成的滤波网络隔离低压差线性稳压器201输出传到后续电路的噪声。虽然电源输入电压不会突变，但来自电源端的交流小信号，特别是一些高频噪声会对低压差线性稳压器201的输出会产生影响，低压差线性稳压器201的电源抑制比体现了在一定的频段内输出电压对输入电源中噪声的抑制情况。同时增加输出噪声隔离电路，进一步降低电源噪声的影响，实现系统电源抑制比的整体提升。本领域普通技术人员可以理解：以上所述仅为本专利技术的优选实施例而已，并不用于限制本专利技术，尽管参照前述实施例对本专利技术进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种提高电源抑制比的供电电路，包括，低压差线性稳压器和输出噪声隔离电路，其特征在于，所述输出噪声隔离电路，包括，第一晶体管、滤波电阻、滤波电容，其中，所述滤波电阻的一端、所述第一晶体管的漏极，以及所述低压差线性稳压器输出相连接；所述滤波电阻的另一端连接滤波电容的一端和所述第一晶体管的栅极；所述滤波电容的另一端接地；所述第一晶体管的源极连接外部的对电源噪声敏感的电路。

【技术特征摘要】
1.一种提高电源抑制比的供电电路，包括，低压差线性稳压器和输出噪声隔离电路，其特征在于，所述输出噪声隔离电路，包括，第一晶体管、滤波电阻、滤波电容，其中，所述滤波电阻的一端、所述第一晶体...

【专利技术属性】
技术研发人员：关宇恒，刘寅，牛越，李雷，
申请(专利权)人：北京华大九天软件有限公司，
类型：发明
国别省市：北京,11