负电源保护电路制造技术

本实用新型专利技术涉及电子技术，特别涉及具有正负电源供电的电路系统。本实用新型专利技术所要解决的技术问题是，提供一种负电源保护电路。本实用新型专利技术为解决上述技术问题所采用的技术方案是，负电源保护电路，包括负电源、ＣＰＵ控制电路、高低电平产生电路，高低电平产生电路的输入端与负电源输出端相连，高低电平产生电路的输出端与ＣＰＵ控制电路的一个Ｉ／Ｏ端相连；利用高低电平产生电路中电容的充放电特性控制三极管工作输出高低电平、再通过ＣＰＵ检测相应Ｉ／Ｏ口电平的变化，进而在负电源电压异常时，控制整机进入保护状态。本实用新型专利技术的有益效果是，电路简单可靠，成本低廉，提高了用电设备的可靠性。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电子技术，特别涉及具有正负电源供电的电路系统。技术背景在现今的用电设备(如电视机)中大量存在着正负电源供电的情况。 各种集成运放，采用正负电源供电可提高电路的稳定性、可靠性、对称性， 但由于采用了正负电源供电，系统对零点位的要求非常严格，如果因为种 种原因导致任一路电路电压不正常，使零电位不再为零，这将导致运放的 损坏甚至引发不可预料的事故，因此非常有必要对正负电源供电系统进行 保护。正电源的保护已经有非常多成熟的电路可供应用，但负电源的保护 却比较少。
技术实现思路
本技术所要解决的技术问题是，提供一种负电源保护电路。 本技术为解决上述技术问题所采用的技术方案是，负电源保护电路，其特征在于，包括负电源、CPU控制电路、高低电平产生电路，高低电平产生电路的输入端与负电源输出端相连，高低电平产生电路的输出端与CPU控制电路的一个I/O端相连；高低电平产生电路中，负电源的输出端通过电容C1与电阻R1串接在 三极管Ql的基极，二极管Dl的负极连接在电容Cl与电阻Rl之间，二极 管D1的正极接地；三极管Q1的集电极通过电阻R2与控制电源相连，电阻 R3—端连接在电阻R2与集电极之间，另一端接地；三极管Q1的发射极与 二极管D2的负极相连，二极管D2的正极接地；所述CPU控制电路的I/O 端连接在三极管Ql的发射极与二极管D2的负极之间。负电源保护电路中还包括复位电路，复位电路连接在所述CPU控制电 路的I/0端上。本技术的有益效果是，电路简单可靠，成本低廉，提高了用电设 备的可靠性。附图说明图l为本专利技术的电路示意图2为实施例的复位电路示意图。具体实施方式负电源保护电路，包括CPU控制电路、高低电平产生电路，负电源通过高低电平产生电路与CPU控制电路的一个I/O端相连；利用高低电平产生电路中电容的充放电特性控制三极管工作输出高低电平、再通过CPU检 测相应I/O 口电平的变化，进而在负电源电压异常时，控制整机进入保护状态，等待维修。 实施例CPU控制电路选择CPU的一个I/O 口对高低电平产生电路所产生的电平进行检测。当检测到I/O 口电平为低电平时，认为是正常状态，CPU不动作；当检测到I/O 口电平为高电平(大于2V)时，认为是异常状态，此时CPU控制整机进入保护状态切断整机主供电源，保护电器元件不受损伤，并控制指示灯2倍于正常频率闪烁，以提示用户进行维修处理。如图1所示，高低电平产生电路中，电容C1负端与负电源输出端相连， 正端经电阻Rl串接在三极管Ql的基极，二极管Dl的负极连接在电容CI 与电阻R1之间，其正极接地；三极管Q1的集电极通过电阻R2与控制电源 相连，电阻R3—端连接在电阻R2与集电极之间，另一端接地；三极管Q1 的发射极与二极管D2的负极相连，二极管D2的正极接地；所述CPU控制 电路的I/O端连接在三极管Ql的发射极与二极管D2的负极之间。负电源为-12V，控制电源为+5V。当负电源正常时，由于电容C1两端电 压不能突变，此时电容C1负端电压为-12V， 二极管D1导通，但由于二极管 的钳位作用会将a点电压钳位至-O. 7V，此时三极管Ql截止，CPU检测到I/O 电平为低电平。当负电源不正常时，由于电容两端电压不能突变的特性，电 容Cl负端电压上升(上升速度由电容Cl的充放电时间决定)，当a点与b 点的电压差达到0.7V时，三极管Q1导通，二极管D2反偏截止，由于控制 电源+5V与电阻R2、电阻R3的共同作用，CPU检测到I/O电平为高电平，进一步控制整机进入保护状态。因为不同的CPU在开机复位后对1/0口的定义不同，有的为高电平，有的为低电平。因此为了保证CPU检测I/O 口状态高低电平的可靠性，需要对 I/O 口进行复位，复位电路也连接在上述CPU控制电路的同一 I/O端上。 复位电路如图2所示，电容C2—端接+5V控制电源，另一端与三极管 Q2的基极相连；三极管Q2发射极接地，电阻R4连接在三极管Q2的基极与 发射极之间；三极管Q2的集电极通过电阻R5与+5V控制电源相连，CPU 控制电路的I/O端连接在三极管Q2的集电极与电阻R5之间。整机上电后，当+5V电压加在电容C2正端，由于电容两端电压不能突 变，此时电容C2的负极电压也为+5V，三极管Q2导通。假设此时I/O 口电 压为高电平，则三极管Q2的导通将I/O 口的电压下拉到地，实现了对I/O 口的复位；若1/0 口电平为低电平则该电路无作用。为了不影响CPU对I/0 口的检测，需要将三极管Q2关闭，由于电容C2正端+5V电压会通过电阻R4 快速放电，基极电压稳定为OV，三极管Q2截止。因此不会在后续CPU检测 到I/O 口为高电平时使三极管Q2导通而影响到保护状态的动作。权利要求1、负电源保护电路，其特征在于，包括负电源、CPU控制电路、高低电平产生电路，高低电平产生电路的输入端与负电源输出端相连，高低电平产生电路的输出端与CPU控制电路的一个I/O端相连；高低电平产生电路中，负电源的输出端通过电容C1与电阻R1串接在三极管Q1的基极，二极管D1的负极连接在电容C1与电阻R1之间，二极管D1的正极接地；三极管Q1的集电极通过电阻R2与控制电源相连，电阻R3一端连接在电阻R2与集电极之间，另一端接地；三极管Q1的发射极与二极管D2的负极相连，二极管D2的正极接地；所述CPU控制电路的I/O端连接在三极管Q1的发射极与二极管D2的负极之间。2、 如权利要求1所述负电源保护电路，其特征在于，还包括复位电路， 复位电路连接在所述CPU控制电路的I/O端上。3、 如权利要求2所述负电源保护电路，其特征在于，所述复位电路中， 电容C2 —端接控制电源，另一端与三极管Q2的基极相连；三极管Q2发射 极接地，电阻R4连接在三极管Q2的基极与发射极之间；三极管Q2的集电 极通过电阻R5与控制电源相连，所述CPU控制电路的I/O端连接在三极管 Q2的集电极与电阻R5之间。专利摘要本技术涉及电子技术，特别涉及具有正负电源供电的电路系统。本技术所要解决的技术问题是，提供一种负电源保护电路。本技术为解决上述技术问题所采用的技术方案是，负电源保护电路，包括负电源、CPU控制电路、高低电平产生电路，高低电平产生电路的输入端与负电源输出端相连，高低电平产生电路的输出端与CPU控制电路的一个I/O端相连；利用高低电平产生电路中电容的充放电特性控制三极管工作输出高低电平、再通过CPU检测相应I/O口电平的变化，进而在负电源电压异常时，控制整机进入保护状态。本技术的有益效果是，电路简单可靠，成本低廉，提高了用电设备的可靠性。文档编号H02H3/20GK201041936SQ200720078859公开日2008年3月26日 申请日期2007年3月23日 优先权日2007年3月23日专利技术者辉 李, 琴 欧, 牟国兵, 班卫国, 章卫民, 莉 罗, 馨 蓝, 赛 马, 焕 黄 申请人:四川长虹电器股份有限公司本文档来自技高网...

【技术保护点】
负电源保护电路，其特征在于，包括负电源、ＣＰＵ控制电路、高低电平产生电路，高低电平产生电路的输入端与负电源输出端相连，高低电平产生电路的输出端与ＣＰＵ控制电路的一个Ｉ／Ｏ端相连；　　　　高低电平产生电路中，负电源的输出端通过电容Ｃ１与电阻Ｒ１串接在三极管Ｑ１的基极，二极管Ｄ１的负极连接在电容Ｃ１与电阻Ｒ１之间，二极管Ｄ１的正极接地；三极管Ｑ１的集电极通过电阻Ｒ２与控制电源相连，电阻Ｒ３一端连接在电阻Ｒ２与集电极之间，另一端接地；三极管Ｑ１的发射极与二极管Ｄ２的负极相连，二极管Ｄ２的正极接地；所述ＣＰＵ控制电路的Ｉ／Ｏ端连接在三极管Ｑ１的发射极与二极管Ｄ２的负极之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：牟国兵，黄焕，马赛，班卫国，欧琴，罗莉，李辉，蓝馨，章卫民，
申请(专利权)人：四川长虹电器股份有限公司，
类型：实用新型
国别省市：51[中国|四川]