用于管理具有三模冗余的电路的操作的方法及相关装置制造方法及图纸

管理逻辑部件(2)的操作的方法，该逻辑部件(2)包括多数表决电路(3)和至少等于三个的奇数个触发器(4至6)，该方法包括：a)在部件的正常操作模式之后，将部件(2)置于测试模式，在测试模式中：逻辑部件(2)的触发器(4)被置于测试模式，测试信号(TI)被注入到被测试的触发器(4)的测试输入(ti)，其它触发器(5和6)的逻辑状态被冻结，以及测试输出信号(TQ)被分析，以及然后，b)在测试结束时，将部件(2)新置于正常操作模式，多数表决电路(3)自动恢复在启动测试之前存在的部件(2)的输出信号(Q)的值。

【技术实现步骤摘要】
【国外来华专利技术】用于管理具有三模冗余的电路的操作的方法及相关装置
本专利技术的各种实施例及其实现涉及复制电子部件的操作，该复制电子部件形成具有本领域技术人员已知的三模冗余(首字母缩写为TMR)的电路，并且更具体地涉及用于实施故障检测的复制电子部件的组件的操作。
技术介绍
晶体管上的或晶体管附近的粒子的影响可能导致集成电路中的寄生电流，这取决于该粒子的电离能力(例如通过线性能量转移(或LET)表征)。实际上，由粒子产生的电荷量对应于在由晶体管控制的逻辑节点的状态改变期间实现的电荷量。这种影响的结果可能是逻辑信号的状态或电平的改变，并且因此可能导致在电路的输出处的错误。为了克服由这种现象产生的错误，已知的解决方案是通过复制产生这种信号的电路来复制该信号。这种冗余允许减少在输出处获得错误信号的概率。实际上，来自相同信号的所有复制信号同时被修改的概率，换句话说，产生这些信号的所有电路同时受到辐射干扰的概率远低于非复制信号受外部辐射影响的概率。以这种方式，对输出处的复制信号的分析允许以更确定的方式恢复无干扰的值。一些活动领域，例如航空航天或医疗领域，需要允许响应的可靠性接近100％的部件的鲁棒性，这种特性比其它因素更重要。一种已知的允许在低物理和经济成本下获得这样的可靠性水平的复制方法包括将信号复制三次，换句话说，在输入处使用三个相同电子部件接收相同数据信号，并且在输出处使用多数表决电路，以便确定输出信号。如前所述，使用多数表决的这些冗余电路可以通过首字母缩写TMR已知。为了监控电子部件，特别是集成电路的电子部件的状态，已知的技术是在集成电路生产线的输出处通过自动测试向量生成器(通常由首字母缩写ATPG表示)执行测试，和/或在某些情况下，在电路操作期间由首字母缩写LBIST(逻辑内建自测试)表示的内建自测试。ATPG是由计算机辅助的用于在输入处寻找测试序列的测试方法，当其被应用于集成电路时，允许集成电路外部的测试设备区分被测试电子电路的正常行为和缺陷行为。产生的测试序列用于在任何使用之前在生产线的结尾测试半导体设备。通常由首字母缩写BIST表示的内建自测试方法是允许硬件或软件系统或包括两者的系统以自主方式执行对其自身的诊断的机制。诊断可以例如以规则的间隔或每当集成电路上电时通过触发自监控电路或者以连续的方式自动触发。这种机制通常在集成电路中找到，因为它允许电路的验证自动进行。LBIST类型的测试是BIST测试的一种形式，其中集成电路被配置为能够在没有计算机或任何其它外部设备的辅助的情况下执行它们自身的操作测试。LBIST类型的测试提供了能够实现测试内部电子电路的优点，该内部电子电路没有允许电路直接连接到诸如ATPG的外部自动化系统的外部连接端子。它还提供了能够在集成电路的使用寿命期间的任何给定时刻触发测试阶段的优点。LBIST测试的原理还基于要被注入到待测试的电子部件中的至少一个测试序列的生成以及对响应于注入的测试序列在部件的输出处获得的信号的分析。主要缺点是，当在操作期间触发LBIST测试阶段时，包含在每个电子部件中的信息均丢失。因此，集成电路不能在测试之后确切地以在测试之前的状态继续其操作。
技术实现思路
根据一个实施例及其实现，提供了一种用于管理TMR类型的部件或逻辑电路的操作的方法和架构，允许在集成电路的操作期间执行测试阶段，并且在测试阶段结束时，允许使逻辑部件返回到其在该测试阶段之前的状态。根据一个方面，提供了一种用于管理逻辑部件的操作的方法，该逻辑部件包括多数表决电路和奇数个触发器，至少等于三个，每个触发器具有数据输入、测试输入、测试输出和连接到多数表决电路的输入的数据输出，该方法包括将逻辑部件置于正常操作模式，在正常操作模式中相同的输入信号被递送到每个数据输入，并且该多数表决电路递送输出信号。根据该方面的一个一般特征，该方法包括：a)在正常操作模式之后，将该部件置于测试模式，在测试模式中：逻辑部件的触发器被置于测试模式，例如通过将非零测试控制信号注入到触发器的测试控制输入中，测试信号被注入到被测试的触发器的测试输入中，其它触发器的逻辑状态被冻结，以及由被测试的触发器的测试输出递送的输出信号被分析，然后，b)在测试阶段结束时，使逻辑部件返回到正常操作模式，多数表决电路自动恢复在测试模式启动之前存在的逻辑部件的数据输出上的输出信号的值。通过将测试信号仅注入到逻辑部件的触发器中并通过冻结其它触发器的逻辑状态来测试逻辑部件的触发器。通过在测试阶段期间不启用其它触发器，换句话说，通过不操作其它触发器，来冻结其它触发器的状态。为此，逻辑部件的触发器的时钟被分离，这使得未被测试的触发器的时钟不被启用，并且因此当其它触发器被测试时它们的状态被冻结。假定相对于被测试的唯一触发器处于数值上多数的其它触发器已经保存测试阶段之前的状态，当逻辑部件的正常操作被重新建立时，逻辑部件的先前状态的恢复是自动的。在重新建立逻辑部件的正常操作之后的第一时钟边沿之后，多数表决电路将因此在输出处递送对应于测试阶段被启动之前的逻辑部件的状态的信号。在已经冻结其它触发器的逻辑状态之后并且在分析由测试输出递送的输出信号之前，被测试的触发器可以有利地被重置为正常操作模式，例如通过将零测试控制信号注入到其测试控制输入中，逻辑部件可以被控制，以使得被测试的触发器的输出信号在逻辑部件的输出处被递送，以用于测试连接到逻辑部件的输出的附加逻辑电路的目的，最后，被测试的触发器可以被重置为测试模式，例如通过将非零测试控制信号注入到其测试控制输入中。因此，可以通过附加逻辑电路传播测试信号，本领域技术人员也使用术语“逻辑锥”来表示附加逻辑电路，附加逻辑电路总体包括逻辑块的组件，并且耦合到被测试的逻辑部件的输出。在逻辑锥的输出耦合到被测试的至少一个其它逻辑部件的情况下，该测试信号通过逻辑锥的传播允许将要测试的逻辑锥的逻辑块的正确操作。在逻辑部件的控制之后并且在将被测试的触发器重置到测试模式之前，也可以将时钟周期应用于被测试的触发器。优选地，针对逻辑部件的另一触发器迭代步骤a)和b)，直到逻辑部件的所有触发器都已经被测试。在TMR的情况下，将测试阶段重复三次，随后是恢复阶段，在每个测试阶段中改变测试信号被注入到其中的触发器。以这种方式，总是存在由其它两个触发器组成的多数触发器，其具有在测试阶段之前的状态，通过这一方式以便在每个测试阶段结束时恢复TMR的先前状态，并且每个触发器被测试。有利地，该方法还可以包括，在任何逻辑部件被置于正常操作模式之前，将逻辑部件置于初始测试模式，逻辑部件的触发器在初始测试模式中经由它们的测试输入和它们相应的测试输出串联耦合，通过这一方式以便形成包括测试链输入和测试链输出的触发器的测试链，测试信号被注入到测试链输入中，并且由测试链输出递送的测试输出信号被分析。初始测试模式允许借助ATPG在生产线的结尾进行初始测试。触发器通常联接在它们的测试输入和它们的测试输出之间，用于实现这种故障检测。根据另一方面，提供了一种电子设备，包括逻辑部件，该逻辑部件包括多数表决电路和等于至少三个的奇数个触发器，每个触发器具有数据输入、测试输入、测试输出和连接到所述多数表决电路的输入的数据输出，该装置包括被配置用于将所述部件置于正常操作模式的控制电路，其中相同的输入信号被递本文档来自技高网...

【技术保护点】
一种用于管理逻辑部件(2)的操作的方法，所述逻辑部件(2)包括多数表决电路(3)和等于至少三个的奇数个触发器(4至6)，每个触发器(4至6)具有数据输入(d)、测试输入(ti)、测试输出(tq)和连接到所述多数表决电路(3)的输入的数据输出(q)，所述方法包括将所述逻辑部件(2)置于正常操作模式，在所述正常操作模式中相同的输入信号(D)被递送到每个数据输入(d)，并且所述多数表决电路(3)递送输出信号(M)，其特征在于，所述方法包括：a)在正常操作模式之后，将所述部件置于测试模式，在所述测试模式中：所述逻辑部件(2)的触发器(4)被置于测试模式，测试信号(TI)被注入到被测试的触发器(4)的测试输入(ti)中，其它触发器(5和6)的逻辑状态被冻结，以及由所述被测试的触发器(4)的测试输出(tq)递送的输出信号(TQ)被分析，然后，b)在所述测试阶段结束时，将所述逻辑部件(2)返回到正常操作模式，所述多数表决电路(3)自动恢复在启动所述测试模式之前存在的在所述逻辑部件(2)的数据输出(q)上的输出信号(TQ)的值。

【技术特征摘要】
【国外来华专利技术】2014.06.27 FR 14560231.一种用于管理逻辑部件(2)的操作的方法，所述逻辑部件(2)包括多数表决电路(3)和等于至少三个的奇数个触发器(4至6)，每个触发器(4至6)具有数据输入(d)、测试输入(ti)、测试输出(tq)和连接到所述多数表决电路(3)的输入的数据输出(q)，所述方法包括将所述逻辑部件(2)置于正常操作模式，在所述正常操作模式中相同的输入信号(D)被递送到每个数据输入(d)，并且所述多数表决电路(3)递送输出信号(M)，其特征在于，所述方法包括：a)在正常操作模式之后，将所述部件置于测试模式，在所述测试模式中：所述逻辑部件(2)的触发器(4)被置于测试模式，测试信号(TI)被注入到被测试的触发器(4)的测试输入(ti)中，其它触发器(5和6)的逻辑状态被冻结，以及由所述被测试的触发器(4)的测试输出(tq)递送的输出信号(TQ)被分析，然后，b)在所述测试阶段结束时，将所述逻辑部件(2)返回到正常操作模式，所述多数表决电路(3)自动恢复在启动所述测试模式之前存在的在所述逻辑部件(2)的数据输出(q)上的输出信号(TQ)的值。2.根据权利要求1所述的方法，其中，在已经冻结其它触发器(5和6)的逻辑状态之后，并且在分析由所述测试输出(tq)递送的输出信号(TQ)之前，所述被测试的触发器(4)被重新置于正常操作模式，所述逻辑部件(2)被控制以使得来自所述被测试的触发器(4)的输出信号(Q4)在所述逻辑部件(2)的输出处被递送，以用于测试连接到所述逻辑部件(2)的输出的附加逻辑电路，以及所述被测试的触发器(4)被重新置于所述测试模式。3.根据权利要求2所述的方法，其中，在对所述逻辑部件(2)的控制之后并且在将所述被测试的触发器(4)重新置于所述测试模式之前，时钟周期被施加到所述被测试的触发器(4)。4.根据权利要求1至3所述的方法，其中针对所述逻辑部件(2)的另一触发器迭代所述步骤a)和b)，直到所述逻辑部件(2)的所有触发器(4至6)都已经被测试。5.根据权利要求1至4中任一项所述的方法，还包括：在将所述逻辑部件(2)的任何触发器置于正常操作模式之前，将所述逻辑部件(2)置于初始测试模式，在所述初始测试模式中所述逻辑部件(2)的所述触发器(4至6)经由它们的测试输入(ti)和它们相应的测试输出(tq)以如下方式串联耦合，以形成包括测试链输入和测试链输出的触发器的测试链，测试信号(TI)被注入所述测试链输入，并且由所述测试链输出递送的所述测试输出信号(TQ)被分析。6.一种电子设备(1)，包括逻辑部件(2)，所述逻辑部件(2)包括多数表决电路(3)和等于至少三个的奇数个触发器(4至6)，每个触发器...

【专利技术属性】
技术研发人员：JM·达维奥，S·克勒克，P·罗彻，
申请(专利权)人：意法半导体克洛尔二公司，
类型：发明
国别省市：法国,FR