电气配线构件的制造方法、以及电气配线构件技术

本发明专利技术的课题为通过探索维持蚀刻控制性并且蚀刻速度与铜配线相近的材料作为黑化层的材料，从而提供具有铜配线与黑化层的层叠结构的电气配线构件的制造方法、以及电气配线构件。关于作为解决本发明专利技术课题的方法，本发明专利技术的电气配线构件的制造方法具有：在基材的至少一个主面上形成Cu层3和CuNO系黑化层(2a、2b)的层叠膜6的工序、在层叠膜6上的规定区域形成抗蚀剂层4a的工序、通过使层叠膜6与蚀刻液接触从而除去层叠膜6的一部分区域的工序。

Method of manufacturing electrical wiring member, and electrical wiring member

The subject of the invention is by exploring the maintenance and the etching rate and etching copper wiring similar control material as the blackening layer material, so as to provide a manufacturing method, electrical wiring member laminated structure with copper wiring and blackening layer and the electrical wiring components. As a solution to the subject of the invention, has the manufacturing method of the electrical wiring component of the invention: the formation of Cu layer 3 and CuNO blackening layer on at least one major surface of the substrate (2a, 2b) of the laminated film 6 processes, in the region of 6 prescribed laminated film forming a resist layer 4A in the process, through the laminated film 6 and etching liquid contact to remove part of the region 6 laminated film process.

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电气配线构件的制造方法、以及电气配线构件，涉及例如形成于触摸面板、电磁波屏蔽材料的电气配线构件。
技术介绍
近年来，随着显示装置的功能高度化和利用增加，安装于显示装置表面的触摸面板、电磁波屏蔽材料的改良开发的必要性日益增加。特别是，智能手机、平板终端等小型设备由于使用者与显示装置的距离近，因此对显示装置的目视确认性的提高要求越来越高。例如，在安装于显示装置表面的触摸面板的领域中，正在研究代替作为配线材料历来主要使用的导电性透明材料(ITO、IZO等)，使用成本平衡优异且电阻值比ITO、IZO等低1～2位数的铜配线。在使用铜配线的情况下，当从外部目视确认触摸面板时，由于因铜配线的表面反射而会使得铜配线的存在引人注目，因此为了防止它，对铜配线的表面进行黑化处理。在电磁波屏蔽材料的领域中，也出于同样的目的对铜配线图案的表面进行了黑化处理。在触摸面板、电磁波屏蔽材料的制造过程中，包含黑化处理的制造方法存在各种各样的方法，已知有例如以下所示的方法。例如，专利文献1中记载了一种透明导电材料的制造方法，其包含如下工序：准备层叠体的工序，所述层叠体在透明基材的一面侧具有由包含银粒子和粘合剂树脂的导电性组合物构成的导电性图案层；以及使上述层叠体与金属黑化处理液接触，形成黑化层的工序，所述金属黑化处理液为溶解有碲的盐酸溶液，该盐酸溶液中的碲的浓度(氧化物换算浓度)为0.01～0.45重量％，盐酸浓度为0.05～8重量％。此外，专利文献2中记载了如下方法：在预处理槽中进行导电性基材的脱脂或酸处理等预处理，然后在镀敷槽中，使金属析出于导电性基材上，进而，依次使其通过水洗槽、黑化处理槽、水洗槽、防锈处理槽、水洗槽，在各槽中，将析出于导电性基材上的金属表面进行黑化。进而，专利文献3中记载了一种触摸面板的制造方法，其特征在于，按照如下步骤形成上部传感器电极的网格状导电性细线，所述网格状导电性细线具有金属或合金的层以及在该层上形成的黑化层，所述制造方法包含下述步骤：在透明基体上形成金属层或合金层的步骤、在金属层或合金层形成电极图案的步骤、在金属层或合金层上形成黑化层的步骤、除去电极以外的部分的黑化层的步骤。现有技术文献专利文献专利文献1:日本特开2011-82211号公报专利文献2:日本特开2013-239722号公报专利文献3:日本特开2012-94115号公报
技术实现思路
专利技术所要解决的课题在使用铜配线(Cu层)与黑化层的层叠结构的技术中，当通过蚀刻将铜配线、黑化层这样的化学性质不同的材料进行图案形成时，由于铜配线和黑化层的蚀刻速度不同，因此蚀刻量会产生偏差，这种情况会造成问题。例如，如果(A)铜配线的蚀刻速度比黑化层的蚀刻速度快，则Cu层容易在大面积上被除去，因此铜配线变细，作为其结果，电阻会升高。另一方面，如果(B)黑化层的蚀刻速度比铜配线的蚀刻速度快，则黑化层容易在大面积上被除去，因此铜配线的表面的一部分无法完全被黑化层覆盖而会露出。因此，黑化层的原本的目的即抑止铜配线的表面反射变得不充分。也可以考虑分开使用用于将铜配线图案形成的蚀刻液和用于将黑化层图案形成的蚀刻液，但在该情况下蚀刻工序增多，工序变得复杂，这也是大问题。通常，黑化层比铜配线更难以被蚀刻，因此导致上述(A)，即铜配线变细，电阻会增加。也可以考虑对蚀刻液下功夫，但如果使用例如侵蚀力强的蚀刻液，则蚀刻控制性变低，因此想要应用于近年来要求的线宽细的铜配线时，无法保持所设计那样的线宽。鉴于这样的情况，本专利技术的目的在于，通过探索维持蚀刻控制性并且蚀刻速度与铜配线相近的材料作为黑化层的材料，从而提供具有铜配线与黑化层的层叠结构的电气配线构件的制造方法、以及电气配线构件。用于解决课题的方法本专利技术人进行了利用湿式蚀刻除去通过将作为铜配线的材料的Cu层与黑化层进行层叠而构成的各种膜的一部分区域的试验，结果发现了作为维持蚀刻控制性并且蚀刻速度与Cu相近的黑化层的材料，使用CuNO系的组合物(CuNO、CuO、CuN)为佳。能够解决上述课题的本专利技术的电气配线构件的制造方法具有下述工序：在基材的至少一个主面上形成Cu层与CuNO系黑化层的层叠膜的工序、在上述层叠膜上的规定区域形成抗蚀剂层的工序、通过使上述层叠膜与蚀刻液接触从而除去上述层叠膜的一部分区域的工序。由于Cu层与CuNO系黑化层的蚀刻速度相近，因而能够使得通过蚀刻除去Cu层与CuNO系黑化层的层叠膜的一部分区域而残留的Cu层的宽度和残留的CuNO系黑化层的宽度相近。因此，能够改善因Cu层变得过窄而导致电阻升高、或者因黑化层变得过窄而导致Cu层露出这样的问题。上述电气配线构件的制造方法中，CuNO系黑化层优选为CuNO黑化层。这是因为能够使铜配线与黑化层的蚀刻速度更相近。上述电气配线构件的制造方法中，进一步优选将CuNO黑化层设为CuNxOy层(0.01≤x≤0.05，0.01≤y≤0.35)。上述电气配线构件的制造方法中，形成上述CuNO系黑化层的工序优选通过在至少存在氮气和氧气的气氛中溅射Cu来进行。由此，能够容易地形成包含了氮和氧原子的Cu层即CuNO系黑化层。上述电气配线构件的制造方法中，优选在上述基材的至少一个主面上形成第一CuNO系黑化层、在该第一CuNO系黑化层上形成Cu层、在该Cu层上形成第二CuNO系黑化层。上述电气配线构件的制造方法中，上述层叠膜中的CuNO系黑化层的合计膜厚优选为10～400nm。上述电气配线构件的制造方法中，优选通过除去上述层叠膜的一部分区域的工序将上述层叠膜制成网格图案。通过将Cu层和CuNO系黑化层形成为网格图案，从而能够提高电气配线构件的光透过率，因而能够抑制反射率。能够解决上述课题的本专利技术的电气配线构件具有基材、以及在该基材的至少一个主面上形成的层叠膜，该层叠膜包含Cu层与CuNO系黑化层并且形成了图案。上述电气配线构件中，上述CuNO系黑化层优选为CuNO黑化层。上述电气配线构件中，上述CuNO黑化层优选为CuNxOy层(0.01≤x≤0.05，0.01≤y≤0.35)。能够解决上述课题的电气配线构件的制造装置具有：密闭壳体、形成于该密闭壳体内的基材卷出卷盘、基材卷取卷盘、形成于该密闭壳体内的第一隔室、与该第一隔室相邻的第二隔室、与该第二隔室相邻的第三隔室，在上述第一隔室～第三隔室中均配置有Cu靶材，在上述第一隔室～第三隔室中的至少一个隔室形成有氧气和/或氮气的导入口。上述电气配线构件的制造装置中，希望上述导入口形成于上述第一隔室以及第三隔室。此外，本专利技术人等如后述实施例所示，研究了在改变氧气以及氮气的导入量的条件并利用溅射形成各种黑化层时的、各黑化层的消光系数和反射率。其结果是可知如果使用通过控制导入气体的组成比而得到的消光系数1.0以上1.8以下的黑化层，则能够抑制反射率。并且发现了，通过除了这样的黑化层以外，还层叠折射率与黑化层不同的电介质层，从而能够进一步抑制反射率。(2955)即，此时的电气配线构件的制造方法的宗旨在于，具有：在基材的至少一个主面上形成依次层叠有Cu层与CuNO系黑化层的层叠膜的工序、在层叠膜上的规定区域形成抗蚀剂层的工序、通过使层叠膜与蚀刻液接触从而除去层叠膜的未被抗蚀剂层覆盖的区域的工序、在基材和形成了图案的层叠膜上形成本文档来自技高网...

【技术保护点】
一种电气配线构件的制造方法，其特征在于，具有下述工序：在基材的至少一个主面上形成包含Cu层和CuNO系黑化层的层叠膜的工序、在所述层叠膜上的规定区域形成抗蚀剂层的工序、以及通过使所述层叠膜与蚀刻液接触从而除去所述层叠膜的一部分区域的工序。

【技术特征摘要】
【国外来华专利技术】2014.11.05 JP 2014-225611;2015.03.27 JP 2015-067611.一种电气配线构件的制造方法，其特征在于，具有下述工序：在基材的至少一个主面上形成包含Cu层和CuNO系黑化层的层叠膜的工序、在所述层叠膜上的规定区域形成抗蚀剂层的工序、以及通过使所述层叠膜与蚀刻液接触从而除去所述层叠膜的一部分区域的工序。2.根据权利要求1所述的电气配线构件的制造方法，其中，所述CuNO系黑化层为CuNO黑化层。3.根据权利要求2所述的电气配线构件的制造方法，其中，所述CuNO黑化层为CuNxOy层，其中，0.01≤x≤0.05，0.01≤y≤0.35。4.根据权利要求2或3所述的电气配线构件的制造方法，其中，形成所述CuNO系黑化层的工序通过在至少存在氮气以及氧气的气氛中溅射Cu来进行。5.根据权利要求1～4中任一项所述的电气配线构件的制造方法，其中，在所述基材的至少一个主面上形成第一CuNO系黑化层、在该第一CuNO系黑化层上形成Cu层、在该Cu层上形成第二CuNO系黑化层。6.根据权利要求1～5中任一项所述的电气配线构件的制造方法，其中，所述层叠膜中的CuNO系黑化层的合计膜厚为10～400nm。7.根据权利要求1...

【专利技术属性】
技术研发人员：滩秀明，上藤弘明，滋野博誉，坂田喜博，松井佑树，高山久弥，
申请(专利权)人：日本写真印刷株式会社，
类型：发明
国别省市：日本;JP