EtherCAT通信系统主站及通信方法技术方案

本发明专利技术提供了一种EtherCAT通信系统主站及通信方法，所述主站包括主处理模块、FPGA以及以太网收发器；所述主处理模块包括PDO交互单元，所述FPGA包括PDO收发单元、分布时钟单元以及物理层控制单元；其中：所述分布时钟单元，用于根据FPGA的时钟信号实现运动控制器时钟和伺服从站的时钟同步；所述数据收发单元，用于按照通信周期将来自PDO交互单元的从站交互数据封装为EtherCAT数据帧并将来自物理层控制单元的EtherCAT数据帧解封后传送给PDO交互单元；所述物理层控制单元，用于实现EtherCAT数据帧的全双工收发以及分布时钟报文的发送。本发明专利技术通过FPGA的硬件实现运动控制器与伺服从站的时钟同步，并据此实现周期性数据的收发，可实现精确的主从站同步通信。

EtherCAT communication system master station and communication method

The present invention provides a communication system and communication method of EtherCAT station, the main station includes a main processing module, FPGA and Ethernet transceiver; the main processing module includes a PDO interactive unit, the FPGA includes the distribution of PDO transceiver unit, clock unit and physical layer control unit; wherein the clock distribution unit, according to implementation of motion controller and servo clock from the station clock synchronization clock signal FPGA; the data transceiver unit, according to the communication cycle will come from the PDO interactive unit from station interactive data package for the EtherCAT data frame and data frame after releasing from the EtherCAT physical layer control unit for PDO interactive unit; the physical layer control unit for the realization of EtherCAT data frame full duplex transceiver and clock distribution message sending. The invention realizes the synchronization of the motion controller and the slave slave station by the hardware of FPGA, and realizes the sending and receiving of the periodic data according to the invention.

【技术实现步骤摘要】

本专利技术涉及EtherCAT通信领域，更具体地说，涉及一种EtherCAT通信系统主站及通信方法。
技术介绍
EtherCAT(以太网控制自动化技术，简称ECAT)是一个以以太网为基础的开放架构的现场总线系统，以其独有的“onthefly”通信方式，使通信数据帧经过各个站点时，在数据帧不作停留的情况下，处理相应站点的数据，从而大幅降低了数据处理时间，缩短了通信周期。加上其分布时钟(DistributeClock，DC)的同步机制，使得EtherCAT广泛应用于高速、高精的运动控制领域。EtherCAT从站通过EtherCAT从站控制器(ESC)得以实施。而主站没有专用的ASIC(ApplicationSpecificIntegratedCircuits，专用集成电路)，EtherCAT主站通常由运行在操作系统(Windows、Linux、VxWorks等)上的纯软件，并结合标准以太网卡驱动实现。在实际应用中，EtherCAT主站往往运行在运动控制器一端，运动控制器会产生周期规划的数据，而这些数据能否通过EtherCAT主站实时发送至各个伺服从站，这是影响该控制系统的控制性能的关键因素。因此EtherCAT主站的实时性以及主站与从站的同步性能，对高速、高精的运动控制来说，是至关重要的。为实现EtherCAT主站与伺服从站的实时同步，运动控制器的周期中断时钟必须与所有伺服从站的分布时钟(DC)同步，否则运动控制器周期规划的多轴同步运动(如插补运动)数据在伺服端不能保证被同步执行。这样一来，控制精度便无从谈起。传统的EtherCAT主站是基于操作系统OS(OperatingSystem)的纯软件架构。由于操作系统多任务的调度是非常复杂的并且是非实时的，所以想要在操作系统上执行1ms以下的EtherCAT实时任务，必须跟操作系统供应商深度合作(如Windows)或者给操作系统(如Linux等)打上实时补丁。例如通过实时补丁RTPatch产生的定时器(Timer)为EtherCAT通信提供主站时钟(ClockM)，如图1所示，EtherCAT主站将此主站时钟直接设定给参考时钟从站SL0(Slave0)作为其分布时钟，其后的伺服从站又以参考时钟的分布时钟为参考进行同步。由于EtherCAT主站的收发包行为通过操作系统下的以太网适配器(EthernetAdapter)的驱动程序后存在延时不确定性，这必然会给整个EtherCAT网络的分布时钟直接引入一个抖动，从而破坏伺服从站间的同步性能，因此传统的EtherCAT主站方案无法保证运动控制器的周期中断时钟与伺服从站的分布时钟达到同步。然而，不管是与操作系统供应商深度合作或者还是为操作系统打实时补丁，都需通过修改操作系统底层任务调度，从而提高EtherCAT主站任务的实时性。但这势必会对操作系统的稳定性带来很大的挑战和风险。而且即便通过这样的实时改造，想要获得500us以下的实时性能，也是需要性能超强的CPU才能实现，这势必又对系统的成本造成冲击。
技术实现思路
本专利技术要解决的技术问题在于，针对上述EtherCAT通信中实时性能较差、成本较高的问题，提供一种EtherCAT通信系统主站及通信方法。本专利技术解决上述技术问题的技术方案是，提供一种EtherCAT通信系统主站，包括主处理模块、FPGA以及以太网收发器，并通过所述以太网收发器连接参考时钟从站和伺服从站；所述主处理模块包括PDO交互单元，所述FPGA包括PDO收发单元、分布时钟单元以及物理层控制单元；其中：所述分布时钟单元，用于根据FPGA的时钟信号周期性地生成分布时钟报文，以实现运动控制器时钟和伺服从站的时钟同步；所述数据收发单元，用于按照通信周期将来自PDO交互单元的从站交互数据封装为EtherCAT数据帧并将来自物理层控制单元的EtherCAT数据帧解封后传送给PDO交互单元；所述物理层控制单元，用于控制以太网收发器实现EtherCAT数据帧的全双工收发以及分布时钟报文的发送。在本专利技术所述的EtherCAT通信系统主站中，所述分布时钟单元包括延时设置单元、时钟发送单元以及启动控制单元，其中：所述延时设置单元，用于测算主站到参考时钟从站的传输延时和时间偏置并将计算结果设置到参考时钟从站；所述时钟发送单元，用于定时将FPGA的时钟发送到各个伺服从站；所述启动控制单元，用于在主站与伺服从站的时钟同步以后，计算各个伺服从站的同步信号启动时间和主站的中断启动时间，所述伺服从站的同步信号启动时间与主站的中断启动时间在相位上对齐。在本专利技术所述的EtherCAT通信系统主站中，所述主站的主处理模块包括文件解析单元、站点扫描单元、状态机管理单元、配置单元以及邮箱通信单元，所述FPGA包括SDO收发单元，所述SDO收发单元用于通过物理层控制单元实现文件解析单元、站点扫描单元、状态机管理单元、配置单元以及邮箱通信单元与各个伺服从站的数据交互。在本专利技术所述的EtherCAT通信系统主站中，所述主站包括两个以太网收发器，且其中一个以太网收发器用于进行数据报文的收发、另一个以太网收发器用于实现主站环形冗余，所述物理层控制单元包括端口管理单元，该端口管理单元用于实现端口连接状态和环形冗余处理。在本专利技术所述的EtherCAT通信系统主站中，所述物理层控制单元包括报文过滤单元，用于过滤非EtherCAT报文。本专利技术还提供一种EtherCAT通信系统主站通信方法，所述主站包括主处理模块、FPGA以及以太网收发器，并通过所述以太网收发器连接参考时钟从站和伺服从站；所述方法包括以下步骤：(a)所述FPGA根据该FPGA的时钟信号周期性地通过以太网收发器向伺服从站发送分布时钟报文，以实现运动控制器时钟和伺服从站的时钟同步；(b)所述FPGA按照通信周期将来自主处理模块的PDO封装为EtherCAT数据帧并将来自物理层控制单元的EtherCAT数据帧解封后传送给主处理模块；(c)所述FPGA控制以太网收发器实现EtherCAT数据帧的全双工收发。在本专利技术所述的EtherCAT通信系统主站通信方法中，所述步骤(a)包括：(a1)所述FPGA测算主站到参考时钟从站的传输延时和时间偏置并将计算结果设置到参考时钟从站；(a2)所述FPGA定时将FPGA的时钟发送到各个伺服从站；(a3)所述FPGA在主站与伺服从站的时钟同步以后，计算各个伺服从站的同步信号启动时间和主站的中断启本文档来自技高网...

【技术保护点】
一种EtherCAT通信系统主站，其特征在于：包括主处理模块、FPGA以及以太网收发器，并通过所述以太网收发器连接参考时钟从站和伺服从站；所述主处理模块包括PDO交互单元，所述FPGA包括PDO收发单元、分布时钟单元以及物理层控制单元；其中：所述分布时钟单元，用于根据FPGA的时钟信号周期性地生成分布时钟报文，以实现运动控制器时钟和伺服从站的时钟同步；所述数据收发单元，用于按照通信周期将来自PDO交互单元的从站交互数据封装为EtherCAT数据帧并将来自物理层控制单元的EtherCAT数据帧解封后传送给PDO交互单元；所述物理层控制单元，用于控制以太网收发器实现EtherCAT数据帧的全双工收发以及分布时钟报文的发送。

【技术特征摘要】
1.一种EtherCAT通信系统主站，其特征在于：包括主处理模块、FPGA
以及以太网收发器，并通过所述以太网收发器连接参考时钟从站和伺服从站；
所述主处理模块包括PDO交互单元，所述FPGA包括PDO收发单元、分布时钟
单元以及物理层控制单元；其中：所述分布时钟单元，用于根据FPGA的时钟
信号周期性地生成分布时钟报文，以实现运动控制器时钟和伺服从站的时钟同
步；所述数据收发单元，用于按照通信周期将来自PDO交互单元的从站交互数
据封装为EtherCAT数据帧并将来自物理层控制单元的EtherCAT数据帧解封后
传送给PDO交互单元；所述物理层控制单元，用于控制以太网收发器实现
EtherCAT数据帧的全双工收发以及分布时钟报文的发送。
2.根据权利要求1所述的EtherCAT通信系统主站，其特征在于：所述分
布时钟单元包括延时设置单元、时钟发送单元以及启动控制单元，其中：所述
延时设置单元，用于测算主站到参考时钟从站的传输延时和时间偏置并将计算
结果设置到参考时钟从站；所述时钟发送单元，用于定时将FPGA的时钟发送
到各个伺服从站；所述启动控制单元，用于在主站与伺服从站的时钟同步以后，
计算各个伺服从站的同步信号启动时间和主站的中断启动时间，所述伺服从站
的同步信号启动时间与主站的中断启动时间在相位上对齐。
3.根据权利要求1所述的EtherCAT通信系统主站，其特征在于：所述主
站的主处理模块包括文件解析单元、站点扫描单元、状态机管理单元、配置单
元以及邮箱通信单元，所述FPGA包括SDO收发单元，所述SDO收发单元用于
通过物理层控制单元实现文件解析单元、站点扫描单元、状态机管理单元、配
置单元以及邮箱通信单元与各个伺服从站的数据交互。
4.根据权利要求1所述的EtherCAT通信系统主站，其特征在于：所述主
站包括两个以太网收发器，且其中一个以太网收发器用于进行数据报文的收
发、另一个以太网收发器用于实现主站环形冗余，所述物理层控制单元包括端
口管理单元，该端口管理单元用于实现端口连接状态和环形冗余处理。
5.根据权利要求1所述的EtherCAT通信系统主站，其特征在于：所述物

\t理层控制单元包括报文过滤单元，用于过滤非EtherCAT报文。
6.一种EtherCAT通信系...

【专利技术属性】
技术研发人员：杨磊，卿朝廷，潘铜，
申请(专利权)人：深圳市汇川技术股份有限公司，
类型：发明
国别省市：广东;44