具有传播延迟校准功能的时钟接口制造技术

本发明专利技术提供了一种具有传播延迟校准功能的时钟接口，包括：电流隔离的收发机，其用于接收来自上游定时主时钟设备的1PPS输入信号并且向下游定时从时钟设备输出1PPS输出信号；传播延迟测量单元，其用于接收来自收发机的1PPS输入信号，并且在传播延迟测量周期期间，测量1PPS输入信号和1PPS输出信号之间的传播延迟；以及本地PTP引擎，其用于接收来自收发机的1PPS输入信号，并且利用传播延迟测量单元所测量的传播延迟对1PPS输入信号进行补偿，并输出补偿后的1PPS输出信号，其中，当在传播延迟测量周期开始之后，在时钟接口内，依次执行：将本地PTP引擎的1PPS输入端上拉为高电平，并且通过三级开关操作将时钟接口的机框部分和数字部分进行电流隔离。

【技术实现步骤摘要】

本专利技术概括而言涉及通信传输领域，更具体而言，涉及一种具有传播延迟校准功能的时钟接口。
技术介绍
国际电信联盟标准化组织(ITU-T)中的精确时间协议(PrecisionTimeProtocol，PTP)项目的标准化一直处于演进过程中，并在2014年5月发布了G.8273.2的第一版，其规范了PTP相位和时间同步的性能。因此，许多电信运营商(如法国电信)都要求PTP性能满足G.8273.2规范。在G.8273.2中，恒定相位/时间误差在类别A中被指定为在+/-50纳秒(ns)内，在类别B中被指定为+/-20ns。某些设备中的秒脉冲(1PulsePerSecond，1PPS)接口的现有实现使用电流隔离(galvanicisolated)的RS-422收发机，该类收发机沿发射机方向的典型固有传播延迟是大约60ns，沿接收机方向的典型固有传播延迟是大约90ns。并且，该固有传播延迟对不同芯片以及在不同温度下也各不相同。如果没有有效的传播延迟校准方法，现有的PTP实施不可能以电流隔离方式实现哪怕类型A的恒定相位/时间误差要求。因此，以电流隔离方式实现有效的传播延迟校准可能面临以下三个方面的技术问题：1.信号和电源被电流隔离的RS-422收发机分为数字和机框部分，而校准电路通常工作在数字部分。工作在数字部分和机框部分的电路在测试/校准期间如何相互协作并且在正常操作期间(即不在测量/校准期间)如何彼此隔离？2.为了测量/校准接收机方向的传播延迟，本地PTP引擎会暂时收不到来自上游定时主时钟设备的1PPS输入。为了测量/校准发射机方向的传播延迟，下游定时从时钟设备可能暂时收不到来自本地PTP引擎的1PPS输入。测量/校准对于本地PTP引擎的1PPS输入(来自上游定时主时钟设备)或输出(到下游定时从时钟设备)是否能是定时无中断的以使得其能够用在任何时间任何应用？3.1PPS信号每秒一个脉冲。当前的测量/校准每秒执行一次传播延迟测量并等待几秒来对结果进行平均，因此存在着如何加快测量/校准的问题。
技术实现思路
针对上述问题中的至少一个，本专利技术提供了一种具有传播延迟校准功能的时钟接口。根据本专利技术的一个方面，一种具有传播延迟校准功能的时钟接口，包括：电流隔离的收发机，其用于接收来自上游定时主时钟设备的1PPS输入信号并且向下游定时从时钟设备输出1PPS输出信号；传播延迟测量单元，其用于接收来自所述收发机的1PPS输入信号，并且在传播延迟测量周期期间，测量所述1PPS输入信号和/或所述1PPS输出信号的传播延迟；以及本地PTP引擎，其用于接收来自所述收发机的1PPS输入信号，并且利用所述传播延迟测量单元所测量的传播延迟对所述1PPS输入信号进行补偿，并输出补偿后的1PPS输出信号，其中，当在所述传播延迟测量周期开始之后，在所述时钟接口内，依次执行：将所述本地PTP引擎的1PPS输入端上拉为高电平，将所述收发机的1PPS输入端和1PPS输出端分别与所述上游定时主时钟设备和所述下游定时从时钟设备断开，将所述收发机的机框侧地与机框地断开并连接到所述时钟接口内部的数字地，并且将所述收发机的1PPS输入端和1PPS输出端分别连接到所述传播延迟测量单元。通过这种方式，以三级开关的形式保证了时钟接口的机框部分和数字部分的电流隔离，并且保证了传播延迟测量和校准期间的定时无中断。根据一种优选实现，该时钟接口还包括：欺骗电路，其包括第一缓冲器、第二缓冲器和钳位电阻，其中所述第一缓冲器用于缓存来自所述收发机的1PPS输入信号并将其传送给所述传播延迟测量单元，所述第二缓冲器用于缓存来自所述收发机的1PPS输入信号并将其传送给所述本地PTP引擎，并且所述钳位电阻位于所述第二缓冲器和所述本地PTP引擎的1PPS输入端之间，用于在所述传播延迟测量期间，将所述本地PTP引擎的1PPS输入端上拉为高电平。根据一种优选实现，所述第一缓冲器和所述第二缓冲器是相同的缓冲器。根据一种优选实现，该时钟接口还包括：加速时钟发生器，用于在所述传播延迟测量周期期间产生比1PPS信号的频率更高的时钟信号，所述时钟信号或者所述本地PTP引擎输出的1PPS输出信号被选择并输入所述传播延迟测量单元。根据一种优选实现，所述下游定时从时钟设备具有输入开路保护特征。根据一种优选实现，所述下游定时从时钟设备不具有输入开路保护特征，所述时钟接口还包括：并联电路，用于在所述传播延迟测量周期的前期，在所述收发机的机框侧地与所述机框地断开并且所述收发机的1PPS输入端和1PPS输出端分别连接到所述传播延迟测量单元之前，将所述收发机的1PPS输出信号上拉为高电平。此外，所述并联电路还用于在所述传播延迟测量周期的后期，在所述收发机的机框侧地与所述机框地连接并且所述收发机的1PPS输入端和1PPS输出端分别与所述传播延迟测量单元断开之前，将所述收发机的1PPS输出信号下拉为低电平。根据一种优选实现，该时钟接口还包括：开关组，其包括第一开关、第二开关、第三开关、第四开关以及第五开关，其中，所述第一开关的固定端与所述收发机的1PPS输入端相连，所述第一开关的第一转换端与所述上游定时主时钟设备相连，所述第一开关的第二转换端与所述第三开关的固定端相连，所述第二开关的固定端与所述收发机的1PPS输出端相连，所述第二开关的第一转换端与所述下游定时从时钟设备相连，所述第二开关的第二转换端与所述第四开关的第一转换端相连，所述第三开关的固定端与所述第一开关的第二转换端相连，所述第三开关的第一转换端浮动，所述第三开关的第二转换端与所述本地PTP引擎的1PPS输出端相连，所述第四开关的固定端与所述传播延迟测量单元相连，所述第四开关的第一转换端与所述第二开关的第二转换端相连，所述第四开关的第二转换端浮动，所述第五开关的固定端与所述收发机的机框侧地相连，所述第五开关的第一转换端与机框地相连，所述第五开关的第二转换端与数字地相连。根据一种优选实现，所述收发机是RS-422收发机。附图说明通过以下参考下列附图所给出的本专利技术的具体实施方式的描述之后，将更好地理解本专利技术，并且本专利技术的其他目的、细节、特点和优点将变得更加显而易见。在附图中：图1示出了一种使用非隔离的RS-422收发机的具有固有传播延迟校准功能的时钟接口的示意图；图2示出了根据本专利技术的优选实施方式的具有固有传播延迟校准功能的时钟接口的示意图；图3示出了根据本专利技术的具有传播延迟校准功能的时钟接口执行传播延迟测量和校准操作的示意性时序图；图4示出了根据本专利技术的具有传播延迟校准功能的时钟接口执行传播延迟测量和校准之后并执行另一轮延迟测量和校准的示意性时序图。可以理解，在本说明书中，相同或相似的标号指示相同或相似的元素。具体实施方式下面将参照附图更详细地描述本专利技术的优选实施方式。虽然附图中显示了本专利技术的优选实施方式，然而应该理解，可以以各种形式实现本专利技术而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本专利技术更加透彻和完整，并且能够将本专利技术的范围完整的传达给本领域的技术人员。图1示出了一种使用非隔离的RS-422收发机的具有固有传播延迟校准功能的时钟接口100的示意图。如图1中所示，时钟接口100包括非本文档来自技高网...

【技术保护点】
一种具有传播延迟校准功能的时钟接口，包括：电流隔离的收发机(210)，其用于接收来自上游定时主时钟设备的1PPS输入信号并且向下游定时从时钟设备输出1PPS输出信号；传播延迟测量单元(230)，其用于接收来自所述收发机的1PPS输入信号，并且在传播延迟测量周期期间，测量所述1PPS输入信号和/或所述1PPS输出信号的传播延迟；以及本地PTP引擎(220)，其用于接收来自所述收发机的1PPS输入信号，并且利用所述传播延迟测量单元所测量的传播延迟对所述1PPS输入信号进行补偿，并输出补偿后的1PPS输出信号，其中，当在所述传播延迟测量周期开始之后，在所述时钟接口内，依次执行：将所述本地PTP引擎的1PPS输入端上拉为高电平，将所述收发机的1PPS输入端和1PPS输出端分别与所述上游定时主时钟设备和所述下游定时从时钟设备断开，将所述收发机的机框侧地与机框地断开并连接到所述时钟接口内部的数字地，并且将所述收发机的1PPS输入端和1PPS输出端分别连接到所述传播延迟测量单元。

【技术特征摘要】
1.一种具有传播延迟校准功能的时钟接口，包括：电流隔离的收发机(210)，其用于接收来自上游定时主时钟设备的1PPS输入信号并且向下游定时从时钟设备输出1PPS输出信号；传播延迟测量单元(230)，其用于接收来自所述收发机的1PPS输入信号，并且在传播延迟测量周期期间，测量所述1PPS输入信号和/或所述1PPS输出信号的传播延迟；以及本地PTP引擎(220)，其用于接收来自所述收发机的1PPS输入信号，并且利用所述传播延迟测量单元所测量的传播延迟对所述1PPS输入信号进行补偿，并输出补偿后的1PPS输出信号，其中，当在所述传播延迟测量周期开始之后，在所述时钟接口内，依次执行：将所述本地PTP引擎的1PPS输入端上拉为高电平，将所述收发机的1PPS输入端和1PPS输出端分别与所述上游定时主时钟设备和所述下游定时从时钟设备断开，将所述收发机的机框侧地与机框地断开并连接到所述时钟接口内部的数字地，并且将所述收发机的1PPS输入端和1PPS输出端分别连接到所述传播延迟测量单元。2.如权利要求1所述的时钟接口，还包括：欺骗电路(240)，其包括第一缓冲器(2401)、第二缓冲器(2402)和钳位电阻(2403)，其中所述第一缓冲器用于缓存来自所述收发机的1PPS输入信号并将其传送给所述传播延迟测量单元，所述第二缓冲器用于缓存来自所述收发机的1PPS输入信号并将其传送给所述本地PTP引擎，并且所述钳位电阻位于所述第二缓冲器和所述本地PTP引擎的1PPS输入端之间，用于在所述传播延迟测量期间，将所述本地PTP引擎的1PPS输入端上拉为高电平。3.如权利要求2所述的时钟接口，其中所述第一缓冲器和所述第二缓冲器是相同的缓冲器。4.如权利要求1所述的时钟接口，还包括：加速时钟发生器(260)，用于在所述传播延迟测量周期期间产
\t生比1PPS信号的频率更高的时钟信号，所述时钟信号或者所述本地PTP引擎输出的1PPS输出信号被选择并输入所述传播延迟测量单元。5.如权利要求1所述的时钟接口，其中所述下游定时从时钟设备具有输入开路保护特征。6.如权利要求1所述的时钟接口，其中所述下游定时从时钟设备不具有输入开路保护...

【专利技术属性】
技术研发人员：朱浩，
申请(专利权)人：阿尔卡特朗讯，
类型：发明
国别省市：法国;FR