一种高速模拟电压信号缓冲器、芯片及通信终端制造技术

本发明专利技术公开了一种高速模拟电压信号缓冲器、芯片及通信终端。该高速模拟电压信号缓冲器包括多个电阻、多个晶体管、两个电流源和一个运算放大器。本发明专利技术采用特殊的动态偏置调整方法，可以大幅提升电压缓冲器在输入信号变化时的工作电流，而在输入信号没有变化时保持其工作电流较小，从而在不提升整体功耗的前提下，大幅提升电压缓冲器的工作速度。

【技术实现步骤摘要】

本专利技术涉及一种模拟电压信号缓冲器，尤其涉及一种采用动态偏置调整方法实现的高速模拟电压信号缓冲器，同时也涉及包括该高速模拟电压信号缓冲器的芯片及通信终端，属于模拟集成电路

技术介绍
在模拟集成电路中，模拟电压信号缓冲器是使用最为广泛的电路模块之一，其主要作用在于完成对微弱电压信号的缓冲，使得微弱的电压信号可以传输至较重的负载电路上。图1所示为现有技术中，一个典型的模拟电压信号缓冲器(以下简称电压缓冲器)的基本结构。它主要是由一个差分入、单端输出的运算放大器(以下简称为运算放大器)构成，运算放大器的负输入端与输出端短接形成单位增益负反馈结构，运算放大器的正输入端作为电压缓冲器的输入端，运算放大器的输出作为电压缓冲器的输出端，其整体功能是输出端的电压信号跟随输入端信号变化。在现有技术中，为了驱动较大的负载电路，通常采用提高电压缓冲器中运算放大器的工作电流的方法实现，但是这样会增加电压缓冲器的功耗。例如在申请号为201410359994.6的中国专利申请中，清华大学提供了一种带有高频补偿的模拟电压缓冲器电路。它包括：主电压缓冲器；与主电压缓冲器相连的主负载网络；高频补偿电路，高频补偿电路与主电压缓冲器相连，高频补偿电路包括：次电压缓冲器；与次电压缓冲器相连的次负载网络，次电压缓冲器通过次负载网络与主电压缓冲器相连，其中，在低频或直流时高频补偿电路不对主电压缓冲器构成影响，在高频时高频补偿电路对主电压缓冲器进行电流补偿。该电路能在高频时将补偿电流送入至主电压缓冲器以补偿主负载网络的负载电流效应进行电流补偿，提高电压缓冲器在高频输入下的线性，扩展工作带宽。
技术实现思路
本专利技术所要解决的首要技术问题在于提供一种高速模拟电压信号缓冲器。本专利技术所要解决的另一技术问题在于提供一种包括该高速模拟电压信号缓冲器的芯片及通信终端。为了实现上述专利技术目的，本专利技术采用下述技术方案：根据本专利技术实施例的第一方面，提供一种高速模拟电压信号缓冲器，包括多个电阻、多个晶体管、两个电流源和一个运算放大器；其中，第一晶体管和第二晶体管的栅极分别连接所述高速模拟电压信号缓冲器的输出端和输入端，第一晶体管和第二晶体管的源极均连接到第七晶体管的漏极，第一晶体管和第二晶体管的漏极分别连接到第三晶体管和第四晶体管的漏极；第七晶体管的漏极和栅极分别连接到运算放大器的正输入端和输出端，第七晶体管的源极接地；第三晶体管和第四晶体管的源极均连接电源，第一电阻串联在第三晶体管的栅极和漏极之间，第二电阻串联在第四晶体管的栅极和漏极之间，第三晶体管和第四晶体管的栅极短接在一起；第五晶体管和第六晶体管的栅极分别连接第三晶体管和第四晶体管的漏极，第五晶体管和第六晶体管的源极均连接电源，第五晶体管和第六晶体管的漏极分别连接第十晶体管和第十一晶体管的漏极；第十晶体管和第十一晶体管的源极均接地，第十晶体管和第十一晶体管的栅极短接在一起并连接至第十晶体管的漏极；第六晶体管和第十一晶体管的漏极均连接所述高速模拟电压信号缓冲器的输出端；第八晶体管和第九晶体管的栅极分别连接所述高速模拟电压信号缓冲器的输出端和输入端，第八晶体管和第九晶体管的漏极均连接电源，第八晶体管和第九晶体管的源极分别通过第一电流源和第二电流源接地；第三电阻串联在第八晶体管的源极和运算放大器的负输入端之间，第四电阻串联在第九晶体管的源极和运算放大器的负输入端之间。其中较优地，所述运算放大器形成两级结构，第一级为五管全差分运算放大器，采用二极管连接方式形成共模反馈电路，以稳定第一级的输出共模电压；第二级为双输入单输出结构，形成电压缓冲器。其中较优地，当所述电压缓冲器处于静态工作时，第一晶体管和第二晶体管的栅源电压差等于第八晶体管和第九晶体管的栅源电压差。其中较优地，当第一晶体管和第二晶体管与第八晶体管和第九晶体管的尺寸相同时，第一级的静态工作电流等于所述电流源的输出电流，第二级的静态工作电流由第三晶体管、第四晶体管、第五晶体管和第六晶体管的镜像关系决定。根据本专利技术实施例的第二方面，提供一种集成电路芯片，其中包括有上述的高速模拟电压信号缓冲器。根据本专利技术实施例的第三方面，提供一种通信终端，其中包括有上述的高速模拟电压信号缓冲器。与现有技术相比较，本专利技术所提供的高速模拟电压信号缓冲器采用特殊的动态偏置调整方法，可以大幅提升电压缓冲器在输入信号变化时的工作电流，而在输入信号没有变化时保持其工作电流较小，从而在不提升整体功耗的前提下，大幅提升电压缓冲器的工作速度。附图说明图1是现有技术中，一个典型的模拟电压信号缓冲器的基本结构示意图；图2是本专利技术所提供的高速模拟电压信号缓冲器的电路原理图。具体实施方式下面结合附图和具体实施例对本专利技术的
技术实现思路
做进一步的详细说明。如图2所示，本专利技术所提供的高速模拟电压信号缓冲器主要由电阻R1～R4、晶体管(优选为MOS管)M1～M11、电流源I1～I2和一个运算放大器A1组成，它们之间的具体连接关系说明如下：晶体管M1和M2的栅极分别连接至本高速模拟电压信号缓冲器的输出端Vout和输入端Vin上，晶体管M1和M2的源极均连接到晶体管M7的漏极，晶体管M1和M2的漏极分别连接到晶体管M3和M4的漏极上；晶体管M7的漏极和栅极分别连接到运算放大器A1的正输入端和输出端，晶体管M7的源极连接到地线上；晶体管M3和M4的源极均连接至电源VDD上，电阻R1串联在晶体管M3的栅极和漏极之间，电阻R2串联在晶体管M4的栅极和漏极之间，晶体管M3和M4的栅极短接在一起；晶体管M5和M6的栅极分别连接至晶体管M3和M4的漏极，晶体管M5和M6的源极均连接至电源VDD上，晶体管M5和M6的漏极分别连接至晶体管M10和M11的漏极；晶体管M10和M11的源极均连接至地线上，晶体管M10和M11的栅极短接在一起并连接至M10的漏极上；晶体管M6和M11的漏极均连接至本高速模拟电压信号缓冲器的输出端Vout上；晶体管M8和M9的栅极分别连接到本高速模拟电压信号缓冲器的输出端Vout和输入端Vin上，晶体管M8和M9的漏极均连接至电源VDD，晶体管M8和M9的源极分别通过电流源I1和I2连接至地线上；电阻R3串联在晶体管M8的源极和运算放大器A1的负输入端之间，电阻R4串联在晶体管M9的源极和运算放大器A1的负输入端之间。该高速模拟电压信号缓冲器的工作原理如下：通过运算放大器A1所连接的外围电路，使该运算放大器A1形成了两级结构：第一级为五管全差分运算放大器，其采用二极管连接方式形成简单的共模反馈电路，以稳定第一级的输出共模电压。为了提高增益加入电阻R1与R2，这样对于差模输出电压而言，晶体管M3与M4的栅极相当于是虚地点，因此晶体管M3与M4表现的更像电流源。第二级为双输入单输出结构，形成电压缓冲器。当电压缓冲器处于静态工作时，由于单位增益负反馈的作用，有Vout＝Vin，此时由于内部反馈环路的作用，晶体管M1、M2的栅源电压差Vgs等于晶体管M8、M9的栅源电压差Vgs。当晶体管M1、M2与晶体管M8、M9的尺寸相同时，第一级的静态工作电流就等于电流源的输出(I1＝I2)，而第二级的静态工作电流由晶体管M3、M4和晶体管M5、M6的镜像关系决定。假设当电压缓冲器稳定时，Vout＝Vin＝VCM，晶本文档来自技高网...

【技术保护点】
一种高速模拟电压信号缓冲器，其特征在于包括多个电阻、多个晶体管、两个电流源和一个运算放大器；其中，第一晶体管和第二晶体管的栅极分别连接所述高速模拟电压信号缓冲器的输出端和输入端，第一晶体管和第二晶体管的源极均连接到第七晶体管的漏极，第一晶体管和第二晶体管的漏极分别连接到第三晶体管和第四晶体管的漏极；第七晶体管的漏极和栅极分别连接到运算放大器的正输入端和输出端，第七晶体管的源极接地；第三晶体管和第四晶体管的源极均连接电源，第一电阻串联在第三晶体管的栅极和漏极之间，第二电阻串联在第四晶体管的栅极和漏极之间，第三晶体管和第四晶体管的栅极短接在一起；第五晶体管和第六晶体管的栅极分别连接第三晶体管和第四晶体管的漏极，第五晶体管和第六晶体管的源极均连接电源，第五晶体管和第六晶体管的漏极分别连接第十晶体管和第十一晶体管的漏极；第十晶体管和第十一晶体管的源极均接地，第十晶体管和第十一晶体管的栅极短接在一起并连接至第十晶体管的漏极；第六晶体管和第十一晶体管的漏极均连接所述高速模拟电压信号缓冲器的输出端；第八晶体管和第九晶体管的栅极分别连接所述高速模拟电压信号缓冲器的输出端和输入端，第八晶体管和第九晶体管的漏极均连接电源，第八晶体管和第九晶体管的源极分别通过第一电流源和第二电流源接地；第三电阻串联在第八晶体管的源极和运算放大器的负输入端之间，第四电阻串联在第九晶体管的源极和运算放大器的负输入端之间。...

【技术特征摘要】
1.一种高速模拟电压信号缓冲器，其特征在于包括多个电阻、多个晶体管、两个电流源和一个运算放大器；其中，第一晶体管和第二晶体管的栅极分别连接所述高速模拟电压信号缓冲器的输出端和输入端，第一晶体管和第二晶体管的源极均连接到第七晶体管的漏极，第一晶体管和第二晶体管的漏极分别连接到第三晶体管和第四晶体管的漏极；第七晶体管的漏极和栅极分别连接到运算放大器的正输入端和输出端，第七晶体管的源极接地；第三晶体管和第四晶体管的源极均连接电源，第一电阻串联在第三晶体管的栅极和漏极之间，第二电阻串联在第四晶体管的栅极和漏极之间，第三晶体管和第四晶体管的栅极短接在一起；第五晶体管和第六晶体管的栅极分别连接第三晶体管和第四晶体管的漏极，第五晶体管和第六晶体管的源极均连接电源，第五晶体管和第六晶体管的漏极分别连接第十晶体管和第十一晶体管的漏极；第十晶体管和第十一晶体管的源极均接地，第十晶体管和第十一晶体管的栅极短接在一起并连接至第十晶体管的漏极；第六晶体管和第十一晶体管的漏极均连接所述高速模拟电压信号缓冲器的输出端；第八晶体管和第九晶体管的栅极分别连接所述高速模拟电压信号缓冲器的输出端和输入端，第八晶体管和第九晶体管的漏极均连接电源，第...

【专利技术属性】
技术研发人员：林升，白云芳，
申请(专利权)人：唯捷创芯天津电子技术股份有限公司，
类型：发明
国别省市：天津;12