输出缓冲器制造技术

本发明专利技术提供一种输出缓冲器，所述输出缓冲器包括上拉装置和下拉装置，其中，所述上拉装置包括第一电阻、上拉驱动晶体管和多个上拉校准晶体管，所述上拉驱动晶体管的源极连接所述第一电阻，所述多个上拉校准晶体管中的每一个均与所述第一电阻并联连接；所述下拉装置包括第二电阻、下拉驱动晶体管和多个下拉校准晶体管，所述下拉驱动晶体管的源极连接所述第二电阻，所述多个下拉校准晶体管中的每一个均与所述第二电阻并联连接；以及所述上拉驱动晶体管和所述下拉驱动晶体管的漏极相互连接至所述输出缓冲器的输出。本发明专利技术所提供的输出缓冲器可以实现输出阻抗的细调，从而实现更加优化的输出阻抗与传输线的匹配，保证高速传输的要求。

【技术实现步骤摘要】

本专利技术涉及集成电路
，具体而言涉及一种输出缓冲器。
技术介绍
在双倍速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random Access Memory，即DDR SDRAM)收发器系统中，源同步时钟(DQS)与数据(DQ)一起被传输。DQ是单端信号，DQS是差分信号。DDRn SDRAM使用DQS和/DQS的交叉点作为锁存数据(DQ)的参考信号。为了实现高性能和高速度操作，要求其输出缓冲器阻抗可以达到最佳平衡。然而，当DQ或DQS信号上拉(pull up)和下拉(pull down)具有不同的驱动性能时，上升和下降信号之间的交叉点将偏离每个信号的中间电平。因此，发生时滞(即倾斜，skew)，正如图1的右侧所示出的(图1的左侧为没有发生倾斜时的参照图)。当这样的倾斜存在时，所提供的用于在数据输入或输出期间锁存数据的时间(有效数据窗口)将减小。该有效数据窗口的减小对DDR SDRAM来说是一个严重的问题，其要求高速操作。
技术实现思路
针对现有技术的不足，本专利技术提供一种输出缓冲器，所述输出缓冲器包括上拉装置和下拉装置，其中，所述上拉装置包括第一电阻、上拉驱动晶体管和多个上拉校准晶体管，所述上拉驱动晶体管的源极连接所述第一电阻，所述多个上拉校准晶体管中的每一个均与所述第一电阻并联连接；所述下拉装置包括第二电阻、下拉驱动晶体管和多个下拉校准晶体管，所述下拉驱动晶体管的源极连接所述第二电阻，所述多个下拉校准晶体管中的每一个均与所述第二电阻并联连接；以及所述上拉驱动晶体管和所述下拉驱动晶体管的漏极相互连接至所
述输出缓冲器的输出。在本专利技术的一个实施例中，所述输出缓冲器包括相互之间并联连接的多个所述上拉装置和多个所述下拉装置。在本专利技术的一个实施例中，所述输出缓冲器包括数量相同的所述上拉装置和所述下拉装置。在本专利技术的一个实施例中，所述输出缓冲器包括七个所述上拉装置和七个所述下拉装置。在本专利技术的一个实施例中，所述上拉校准晶体管和所述下拉校准晶体管的开启与关闭受控于逻辑电路。在本专利技术的一个实施例中，所述上拉校准晶体管和所述下拉校准晶体管的数量取决于系统需求。在本专利技术的一个实施例中，所述上拉校准晶体管和所述下拉校准晶体管的数量相同。在本专利技术的一个实施例中，每个所述上拉装置包括五个上拉校准晶体管，每个所述下拉装置包括五个下拉校准晶体管。在本专利技术的一个实施例中，所述多个上拉校准晶体管彼此之间具有不同的电流驱动能力，所述多个下拉校准晶体管彼此之间具有不同的电流驱动能力。在本专利技术的一个实施例中，所述输出缓冲器用于双倍速率同步动态随机存储器应用。本专利技术所提供的输出缓冲器可以实现输出阻抗的细调，从而实现更加优化的输出阻抗与传输线的匹配，保证高速传输的要求。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1示出了用于DDR的输出缓冲器阻抗不平衡引起DQ-DQS倾斜的示意图；图2示出了现有的可编程输出缓冲器的典型示例结构；图3示出了根据本专利技术实施例的输出缓冲器的结构图；图4示出了根据本专利技术另一个实施例的输出缓冲器的结构图；以及图5a和图5b分别示出了使用根据本专利技术实施例的输出缓冲器进行阻抗校准之前和之后的仿真结果图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。为了实现输出缓冲器阻抗平衡，可以采用片外驱动(off chip driver,OCD)来调整输出缓冲器的阻抗值，从而高精度地均衡上拉阻抗和下拉阻抗。图2示出了现有的可编程输出缓冲器200的典型示例结构。输出缓冲器200为带有校准功能的输出缓冲器。如图2所示，在输出缓冲器200中，每个驱动晶体管均为漏极连接电阻，作为上拉或下拉管脚(leg)。若干个拉管脚并联连接，每个拉管脚可以通过代码控制而打
开，从而对输出阻抗进行校准。然而，该带有校准功能的输出缓冲器200只能实现输出阻抗的粗调。图3示出了根据本专利技术的实施例的输出缓冲器300的结构图。如图3所示，输出缓冲器300包括上拉装置301和下拉装置302。其中，上拉装置301包括第一电阻3011、上拉驱动晶体管3012和多个上拉校准晶体管3013，上拉驱动晶体管3012的源极连接第一电阻3011，多个上拉校准晶体管3013中的每一个均与第一电阻3011并联连接；下拉装置302包括第二电阻3021、下拉驱动晶体管3022和多个下拉校准晶体管3023，下拉驱动晶体管3022的源极连接第二电阻3021，多个下拉校准晶体管3023中的每一个均与第二电阻3021并联连接；上拉驱动晶体管3012和下拉驱动晶体管3022的漏极相互连接至输出缓冲器的输出。对于输出缓冲器300的上拉装置301，当多个上拉校准晶体管3013中的每一个均关闭时，其输出阻抗最大；当多个上拉校准晶体管3013中的每一个均开启时，其输出阻抗最小；当多个上拉校准晶体管3013部分开启部分关闭时，其输出阻抗介于最大值和最小值之间。总之，控制多个上拉校准晶体管3013中不同数量的上拉校准晶体管3013的开启或关闭，可以精细地调节上拉装置301输出阻抗的值。类似地，对于输出缓冲器300的下拉装置302，当多个下拉校准晶体管3023中的每一个均关闭时，其输出阻抗最大；当多个下拉校准晶体管3023中的每一个均开启时，其输出阻抗最小；当多个下拉校准晶体管3023部分开启部分关闭时，其输出阻抗介于最大值和最小值之间。总之，控制多个下拉校准晶体管3023中不同数量的下拉校准晶体管3023的开启或关闭，可以精细地调节下拉装置302输出阻抗的值。这样，通过对上拉装置301和下拉装置302各自输出阻抗的精细调整，可以使其达到高精度的均衡，从而使输出缓冲器300能够实现更加优化的输出阻抗与传输线的匹配，保证高速传输的要求。根据本专利技术的一个实施例，上拉校准晶体管3013和下拉校准晶体管3023的数量可以取决于系统需求。在符合系统需求的情况下，
上拉校准晶体管3013本文档来自技高网...

【技术保护点】
一种输出缓冲器，其特征在于，所述输出缓冲器包括上拉装置和下拉装置，其中，所述上拉装置包括第一电阻、上拉驱动晶体管和多个上拉校准晶体管，所述上拉驱动晶体管的源极连接所述第一电阻，所述多个上拉校准晶体管中的每一个均与所述第一电阻并联连接；所述下拉装置包括第二电阻、下拉驱动晶体管和多个下拉校准晶体管，所述下拉驱动晶体管的源极连接所述第二电阻，所述多个下拉校准晶体管中的每一个均与所述第二电阻并联连接；以及所述上拉驱动晶体管和所述下拉驱动晶体管的漏极相互连接至所述输出缓冲器的输出。

【技术特征摘要】
1.一种输出缓冲器，其特征在于，所述输出缓冲器包括上拉装置和下拉装置，其中，所述上拉装置包括第一电阻、上拉驱动晶体管和多个上拉校准晶体管，所述上拉驱动晶体管的源极连接所述第一电阻，所述多个上拉校准晶体管中的每一个均与所述第一电阻并联连接；所述下拉装置包括第二电阻、下拉驱动晶体管和多个下拉校准晶体管，所述下拉驱动晶体管的源极连接所述第二电阻，所述多个下拉校准晶体管中的每一个均与所述第二电阻并联连接；以及所述上拉驱动晶体管和所述下拉驱动晶体管的漏极相互连接至所述输出缓冲器的输出。2.如权利要求1所述的输出缓冲器，其特征在于，所述输出缓冲器包括相互之间并联连接的多个所述上拉装置和多个所述下拉装置。3.如权利要求2所述的输出缓冲器，其特征在于，所述输出缓冲器包括数量相同的所述上拉装置和所述下拉装置。4.如权利要求3所述的输出缓冲器，其特征在于，所述输出缓冲器包括七个所述上拉装置...

【专利技术属性】
技术研发人员：郭振业，苏振江，冯二媛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31