一种芯片处理方法及装置制造方法及图纸

本发明专利技术公开了一种芯片处理方法及装置。其中，方法包括：将被处理区域分成多个容量相同的存储模块；对每个所述存储模块同时开始以块为单位进行处理操作，所述处理操作包括写入操作和/或擦除操作。本发明专利技术实施例提供的技术方案，解决了现有技术中的芯片处理方法影响芯片的速度的问题。

【技术实现步骤摘要】

本专利技术涉及存储器
，尤其涉及一种芯片处理方法及装置。
技术介绍
NORFlash和NANDFlash是现在市场上两种主要的非易失闪存技术，NORFlash的特点是芯片内执行，这样应用程序可以直接在Flash闪存内运行，不必再把代码读到随机存储器(randomaccessmemory，RAM)中。NORFlash的传输效率很高，在1～4MB的小容量时具有很高的成本效益，但是其很低的写入和擦除速度大大影响到它的性能。NANDFlash的结构能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快。Flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何Flash器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。NANDFlash器件执行擦除操作是十分简单的，而NORFlash则要求在进行擦除前先要将目标块内所有的位都写为“0”。随着微电子技术的快速发展，对集成电路芯片的速度要求也越来越高，NORFlash芯片作为移动设备的主要存储芯片之一，对其高速度有了新的要求。NORFlash芯片一般采用物理集中放置，其存储区域构成了一个在逻辑上分成许多块的存储矩阵。例如，当对其中一个块进行擦除操作时，由于物理上这个块和周围的块漏区和源区是相连的，往往会对相邻的其他块产生影响，为了避免块存储单元过擦除，NORFlash芯片在进行擦除前先要将目标块内所有是“1”的位都写为“0”，整个擦除过程非常复杂，用时很长。而擦除NORFlash芯片时是以64～128KB的块进行的，擦除NANDFlash芯片时是以8～32KB的块进行的，擦除完一个块后才能继续擦除下一块，写入上述两种芯片的操作也是逐块进行的。若为全芯片的擦除或写入操作，则非常影响芯片的速度。
技术实现思路
有鉴于此，本专利技术实施例提供一种芯片处理方法及装置，以解决现有技术中的芯片处理方法影响芯片的速度的问题。第一方面，本专利技术实施例提供了一种芯片处理方法，包括：将被处理区域分成多个容量相同的存储模块；对每个所述存储模块同时开始以块为单位进行处理操作，所述处理操作包括写入操作和/或擦除操作。第二方面，本专利技术实施例提供了一种芯片处理装置，包括：区域分割模块，用于将被处理区域分成多个容量相同的存储模块；模块处理模块，用于对每个所述存储模块同时开始以块为单位进行处理操作，所述处理操作包括写入操作和/或擦除操作。本专利技术实施例提供的芯片处理方法及装置，通过将被处理区域分为多个存储模块，对每个存储模块同时开始以块为单位进行处理。实现了存储模块并行处理，解决现有技术中的芯片处理方法影响芯片的速度的问题，极大的提高了芯片处理速度。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：图1是本专利技术实施例一提供的一种芯片处理方法的流程图；图2是本专利技术实施例二提供的一种芯片处理方法的流程图；图3是本专利技术实施例三提供的一种芯片处理方法的流程图；图4a是本专利技术实施例四提供的传统芯片擦除操作结构示意图；图4b是本专利技术实施例四提供的芯片擦除操作结构示意图；图4c是本专利技术实施例四提供的芯片擦除方法的第一种方式的验证流程图；图4d是本专利技术实施例四提供的芯片擦除方法的第一种方式的擦除验证生成示意图；图4e是本专利技术实施例四提供的芯片擦除方法的第二种方式的验证流程图；图4f是本专利技术实施例四提供的芯片擦除方法的第二种方式的擦除验证生成示意图；图5是本专利技术实施例五提供的一种芯片处理装置的结构图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部内容。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。实施例一图1是本专利技术实施例一提供的一种芯片处理方法的流程图。本实施例的方法可由芯片处理装置来执行，所述装置可通过软件和/或硬件的方式实现，并一般可集成于终端中。如图1所示，本实施例提供的芯片处理方法具体包括：S110、将被处理区域分成多个容量相同的存储模块。在传统的芯片处理过程中，是以块为单位逐块进行操作的，当某一块处理结束后才进行下一个块的处理操作。对于NORFlash芯片，是以64～128KB的块进行处理操作的。示例性的，在传统的芯片擦除操作中，按照块依次进行擦除，当一个块被擦除成功后才进行下一个块的擦除操作。以容量为16MB的芯片为例，如果以64KB的块进行擦除操作，则需要做16MB/64KB次64KB的块的擦除，对NORFlash芯片执行一个写入/擦除操作的时间为5s，这样做非常耗时。本专利技术将被处理区域分成多个容量相同的存储模块，多个存储模块同时进行处理操作，可大大的节省处理时间。可选的，所述被处理区域可以为整个芯片或芯片的一部分。同样的，如果以容量为16MB的芯片为例，被处理区域可以为整个16MB的芯片，也可以为此芯片的一部分。若为整个芯片的擦除，且以64KB的块进行擦除操作，将整个芯片分割成同等大小的M等分，即将整个芯片分成容量相同的M个存储模块，每个存储模块同时进行擦除操作，处理时间大大缩短。所述被处理区域按存储地址被分成多个所述容量相同的存储模块。为了便于将每个存储模块进行分割，可以以地址作为分割依据，从而在多个容量相同存储模块并行处理时，避免并行写入或擦除时产生混乱。所以当对被处理区域进行写入或擦除操作时，按存储地址将被处理区域分成多个容量相同的存储模块。另外，块的容量的大小可由用户根据被处理区域的容量自定义设置，虽然本实施例以NORFlash芯片为例进行论述，但本方案并不限于NORFlash芯片，还可应用于其他非易失闪存芯片以及其他种类的芯片。S120、对每个所述存储模块同时开始以块为单位进行处理操作，所述处理操作包括写入操作和/或擦除操作。对芯片的处理操作包括写入操作和/或擦除操作。这里的写入操作可以为编程或者预编程。在对芯片进行擦除前为了避免过擦除，NORFlash芯片在进行擦除前先要将目标块内所有是“1”的位都写为“0”，即为预编程。每个存储模块同时开始以块为单位进行处理操作包括两种情况：第一种为对每个存储模块同时开始进行处理操作，然后各个存储模块各自独立以块为单位进行处理操作，不受其他存储模块的影响，每个存储模块对应一个状态机，执行时间短，且不需要多次去检测各个存储模块当前块的处理情况，功耗小；第二种为对每个存储模块同时开始进行处理操作，且同时结束操作，处理完所有存储模块的当前块后才能同时处理下一块，所有的存储模块共用一套状态机，设计简单方便，并且节省资源。如上述示例所述，M个存储模块同本文档来自技高网...

【技术保护点】
一种芯片处理方法，其特征在于，包括：将被处理区域分成多个容量相同的存储模块；对每个所述存储模块同时开始以块为单位进行处理操作，所述处理操作包括写入操作和/或擦除操作。

【技术特征摘要】
1.一种芯片处理方法，其特征在于，包括：将被处理区域分成多个容量相同的存储模块；对每个所述存储模块同时开始以块为单位进行处理操作，所述处理操作包括写入操作和/或擦除操作。2.根据权利要求1所述的方法，其特征在于，对每个所述存储模块同时开始以块为单位进行处理操作，包括：同时开始处理每个所述存储模块的当前块；当成功处理所有所述存储模块的当前块后，同时开始处理各存储模块中的下一个块，直至将所有的块成功处理。3.根据权利要求2所述的方法，其特征在于：当存在所述存储模块的当前块未成功处理时，继续对该存储模块的当前块进行处理，所述当前块被成功处理的其他存储模块处于等待状态。4.根据权利要求1所述的方法，其特征在于：所述被处理区域按存储地址被分成多个所述容量相同的存储模块。5.根据权利要求2所述的方法，其特征在于，当成功处理所有所述存储模块的当前块后，同时开始处理各存储模块中的下一个块，直至将所有的块成功处理包括：对于每个所述存储模块，当前块处理成功后，将所述存储模块对应的分寄存器标志位置1；将各存储模块的分寄存器标志位进行与操作，根据与操作结果对总寄存器标志位进行置位；当所述总寄存器标志位为1时，启动各所述存储模块中下一个块的处理操作。6.根据权利要求1所述的方法，其特征在于，将被处理区域分成多个容量相同的存储模块之前，还包括：接收用户的处理指令，所述处理指...

【专利技术属性】
技术研发人员：王宏燕，薛子恒，胡洪，潘荣华，卜尔龙，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11