一种对可编程逻辑器件进行配置或更新的装置和方法制造方法及图纸

本申请公开了一种对可编程逻辑器件进行配置或更新的装置和方法，其中，对可编程逻辑器件进行配置或更新的装置包括：控制模块和与控制模块连接的存储模块，其中，控制模块具有用于与JTAG主机连接的JTAG接口和与待配置可编程逻辑器件兼容的配置接口；控制模块用于在通过JTAG接口接收到包含配置信息的第一控制指令后，将配置信息存储于存储模块中，和用于在接收到配置指令后读取配置信息对待配置可编程逻辑器件进行配置；控制模块对待配置可编程逻辑器件进行配置时使用的配置时钟来源于待配置可编程逻辑器件或控制模块或外部时钟源。避免了由于存储器接口与大容量待配置可编程逻辑器件的配置接口的时序不兼容而出现的易用性较差的问题。

【技术实现步骤摘要】

本申请涉及可编程逻辑器件及其配置程序存储器
，更具体地说，涉及一种对可编程逻辑器件进行配置或更新的装置和方法。
技术介绍
包括现场可编程门阵列(Field－ProgrammableGateArray，FPGA)在内的可编程逻辑器件(ProgrammableLogicDevice，PLD)在许多领域正获得日益广泛的应用。以FPGA为例，FPGA所行使的功能由其内部的配置信息所决定，对于使用较为广泛的基于静态随机存取存储器(StaticRandomAccessMemory，SRAM)的FPGA而言，所述配置信息在其片内存储于SRAM单元中，一旦FPGA掉电，存储于SRAM中的配置信息就会丢失，因此常常需要在其片外使用非挥发存储器如PROM或EEPROM等对FPGA所需的配置信息进行非挥发存储，并在系统上电后将所述配置信息传送给FPGA进行配置或更新。对于所需配置信息的数据量小于或等于32Mbit的FPGA(简称小容量FPGA或小容量可编程逻辑器件)而言，FPGA的生产厂家为这些FPGA提供了配套的配置存储器芯片，用于对FPGA进行配置信息的加载配置，这些存储器芯片包括存储容量为1Mbit的XCF01S，存储容量为2Mbit的XCF02S，存储容量为4Mbit的XCF04S、XQ18V04，存储容量为8Mbit的XC17V08、XCF08P，存储容量为16Mbit的XC17V16、XCF16P、XQR17V16和存储容量为32Mbit的XCF32P、XQF32P等，这些型号的存储器芯片的接口与FPGA芯片的配置接口兼容，能够从JTAG主机对芯片中的数据进行读取、擦除和写入等操作，可以方便、快速地对FPGA进行配置或程序更新。但是随着FPGA的不断发展，出现了一些所需配置信息容量更大的FPGA，对于所需配置信息超过32Mbit的FPGA(简称大容量FGPA或大容量可编程逻辑器件)而言，就需要采用SPIFlash、BPIPROM或PlatformFlashXL等存储器来对FPGA进行配置，由于这些种类的存储器的接口与对小容量FPGA进行配置的存储器的接口存在较大差异，导致利用这些种类的存储器对FPGA进行配置时的易用性较差。而利用多片存储容量小于或等于32Mbit的存储器进行拼接以对FPGA进行配置的方案又会导致电路元器件较多、占用更多的电路板面积等问题出现。因此，亟需一种可用于对所需配置信息超过32Mbit的可编程逻辑器件进行配置或更新，且与传统配置接口相兼容的装置。
技术实现思路
为解决上述技术问题，本专利技术提供了一种对可编程逻辑器件进行配置或更新的装置和方法，以实现提供一种可用于对所需配置信息超过32Mbit的可编程逻辑器件进行配置或更新，且与传统配置接口相兼容的装置的目的。为实现上述技术目的，本专利技术实施例提供了如下技术方案：一种对可编程逻辑器件进行配置或更新的装置，包括：控制模块和与所述控制模块连接的存储模块，其中，所述控制模块具有用于与JTAG主机连接的JTAG接口和与待配置可编程逻辑器件兼容的配置接口；所述控制模块用于在通过所述JTAG接口接收到包含配置信息的第一控制指令后，将所述配置信息存储于所述存储模块中，和用于在接收到配置指令后读取所述配置信息对所述待配置可编程逻辑器件进行配置；所述控制模块对所述待配置可编程逻辑器件进行配置时使用的配置时钟来源于所述待配置可编程逻辑器件或所述控制模块或外部时钟源。可选的，所述控制模块还用于根据所述JTAG主机发送的第二控制指令对所述存储模块进行读取或擦除操作。可选的，所述控制模块还包括通信接口；所述通信接口用于与上位机连接；所述控制模块还用于在接收到所述上位机发送的第三控制指令后，根据所述第三控制指令对所述存储模块进行存储、读取和擦除操作。可选的，所述通信接口为SPI总线接口或IIC总线接口或UART总线接口。可选的，所述存储模块包括三个存储单元；所述控制模块对每个所述存储单元进行的操作均相同；所述控制模块还包括三模冗余投票表决电路；所述三模冗余投票表决电路用于对所述三个存储单元输出的数据进行三模冗余运算，将所述三个存储单元输出的数据中多数相同的数据作为所述控制模块的读取结果。可选的，所述存储单元为SPIFlash存储器或BPIFlash存储器或NANDFlash存储器或可编程只读存储器PROM。可选的，所述控制模块还用于在接收到所述待配置可编程逻辑器件返回的配置完成信号后控制所述存储模块工作于低功耗模式或空闲模式。可选的，还包括封装体；所述封装体用于将所述存储模块和所述控制模块封装在一起。可选的，所述控制模块的具体实现形式为ASIC芯片或CPLD芯片。一种对可编程逻辑器件进行配置或更新的方法，应用上述任一项所述的对可编程逻辑器件进行配置或更新的装置对待配置可编程逻辑器件进行配置及更新。从上述技术方案可以看出，本专利技术实施例提供了一种对可编程逻辑器件进行配置或更新的装置和方法，其中，所述对可编程逻辑器件进行配置或更新的装置包括控制模块和与所述控制模块连接的存储模块，所述控制模块在通过所述JTAG接口接收到包含配置信息的第一控制指令后，将所述配置信息存储于所述存储模块中，由于所述控制模块的配置接口与所述待配置可编程逻辑器件的配置接口相兼容，因此可以在读取所述配置信息后，将其转换为与所述待配置可编程逻辑器件的配置时序兼容的配置信息并向其传送，从而完成对所述待配置可编程逻辑器件进行配置的过程，进而避免了现有技术中由于用于对大容量的待配置可编程逻辑器件进行配置或更新的存储器接口与传统配置接口存在较大差异而出现的易用性较差的问题。进一步地，利用所述对可编程逻辑器件进行配置或更新的装置对所述待配置可编程逻辑器件进行配置或更新也无需利用多片存储容量小于或等于32Mbit的存储器进行拼接，从而避免了因此带来的电路元器件较多、电路结构复杂、占用电路板面积较大和系统重量较大的问题。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本申请的一个实施例提供的一种对可编程逻辑器件进行配置或更新的装置的结构示意图；图2为本申请的一个实施例提供的对可编程逻辑器件进行配置或更新的装置与JTAG主机连接的结构示意图；图3为本申请的一个实施例提供的对可编程逻辑器件进行配置或更新的装置与待配置可编程逻辑器件连接的结构示意图；图4为本申请的一个实施例提供的对可编程逻辑器件进行配置或更新的装置同时与JTAG主机和待配置可编程逻辑器件连接的结构示意图；图5为本申请的一个优选实施例提供的一种对可编程逻辑器件进行配置或更新的装置的结构示意图；图6为本申请的一个优选实施例提供的一种对可编程逻辑器件进行配置或更新的装置与上位机连接的结构示意图；图7为本申请的一个优选实施例提供的一种对可编程逻辑器件进行配置或更新的装置同时与上位机、JTAG主机和待配置可编程逻辑器件连接的结构示意图；图8为本申请的另一个优选实施例提供的一种对可编程逻辑器件进行配置或更新的装置的结构示意图；图9为本申请的本文档来自技高网...

【技术保护点】
一种对可编程逻辑器件进行配置或更新的装置，其特征在于，包括：控制模块和与所述控制模块连接的存储模块，其中，所述控制模块具有用于与JTAG主机连接的JTAG接口和与待配置可编程逻辑器件兼容的配置接口；所述控制模块用于在通过所述JTAG接口接收到包含配置信息的第一控制指令后，将所述配置信息存储于所述存储模块中，和用于在接收到配置指令后读取所述配置信息对所述待配置可编程逻辑器件进行配置；所述控制模块对所述待配置可编程逻辑器件进行配置时使用的配置时钟来源于所述待配置可编程逻辑器件或所述控制模块或外部时钟源。

【技术特征摘要】
1.一种对可编程逻辑器件进行配置或更新的装置，其特征在于，包括：控制模块和与所述控制模块连接的存储模块，其中，所述控制模块具有用于与JTAG主机连接的JTAG接口和与待配置可编程逻辑器件兼容的配置接口；所述控制模块用于在通过所述JTAG接口接收到包含配置信息的第一控制指令后，将所述配置信息存储于所述存储模块中，和用于在接收到配置指令后读取所述配置信息对所述待配置可编程逻辑器件进行配置；所述控制模块对所述待配置可编程逻辑器件进行配置时使用的配置时钟来源于所述待配置可编程逻辑器件或所述控制模块或外部时钟源。2.根据权利要求1所述的对可编程逻辑器件进行配置或更新的装置，其特征在于，所述控制模块还用于根据所述JTAG主机发送的第二控制指令对所述存储模块进行读取或擦除操作。3.根据权利要求1所述的对可编程逻辑器件进行配置或更新的装置，其特征在于，所述控制模块还包括通信接口；所述通信接口用于与上位机连接；所述控制模块还用于在接收到所述上位机发送的第三控制指令后，根据所述第三控制指令对所述存储模块进行存储、读取和擦除操作。4.根据权利要求3所述的对可编程逻辑器件进行配置或更新的装置，其特征在于，所述通信接口为SPI总线接口或IIC总线接口或UART总线接口。5.根据权利要求1所述的对可编程逻辑器件进行配置或更新...

【专利技术属性】
技术研发人员：谢元禄，张坤，孙海涛，刘璟，毕津顺，刘明，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11