像素电路、阵列基板和显示装置制造方法及图纸

本实用新型专利技术提供一种像素电路、阵列基板、显示装置。所述像素电路包括无机电致发光器件、扫描端、数据写入端、第一电平输入端、第二电平输入端、选通模块、驱动模块和存储模块；所述选通模块的控制端与所述扫描端相连，输入端与所述数据写入端相连，输出端与所述驱动模块的控制端相连；驱动模块的输入端与第一电平输入端相连，输出端与无机电致发光器件的第一极相连；所述驱动模块用于根据数据信号向无机电致发光器件提供相应的驱动电流；无机电致发光器件的第二极与所述第二电平输入端相连；存储模块的第一端与所述第一电平输入端相连，存储模块的第二端与所述驱动模块的控制端相连。本实用新型专利技术能够改善无机电致发光显示装置的显示效果。

【技术实现步骤摘要】

本技术涉及显示
，具体涉及一种像素电路、阵列基板和显示装置。
技术介绍
与有机电致发光(organicLightEmittingDiode，OLED)显示产品相比，无机电致发光二极管(inorganicLightEmittingDiode，iLED)显示产品具有高度透明(透过率>80％)、柔性、高色域、高信赖性、长寿命、低功耗、无需开模、可异形化、可维修等众多优势，目前，无机电致发光二极管的显示产品是通过无源驱动的方式实现显示的，即，无机电致发光二极管的一端与栅线相连，另一端与数据线相连，栅线提供扫描信号，数据线提供数据信号时，无机电致发光二极管的两端产生电压，从而开始发光。但是由于栅线是逐行进行扫描的，因此，当扫描至第n条栅线时，第n-1条栅线上没有扫描信号，这就导致在每一时刻只有一行显示单元发光，从而使得显示画面的整体亮度较低，显示效果越差，并且显示产品的尺寸越大，显示效果越差。
技术实现思路
本技术旨在至少解决现有技术中存在的技术问题之一，提出了一种像素电路、阵列基板和显示装置，以改善无机电致发光显示产品的显示效果。为了解决上述技术问题之一，本技术提供一种像素电路，包括无机电致发光器件、扫描端、数据写入端，所述像素电路还包括：第一电平输入端、第二电平输入端、选通模块、驱动模块和存储模块；所述选通模块的控制端与所述扫描端相连，所述选通模块的输入端与所述数据写入端相连，所述选通模块的输出端与所述驱动模块的控制端相连；所述选通模块用于在所述扫描端输入开启信号时导通、并在所述扫描端输入关断信号时断开；所述驱动模块的输入端与所述第一电平输入端相连，所述驱动模块的输出端与所述无机电致发光器件的第一极相连；所述驱动模块用于根据其控制端接收到的数据信号向所述无机电致发光器件提供相应的驱动电流；所述无机电致发光器件的第二极与所述第二电平输入端相连；所述存储模块的第一端与所述第一电平输入端相连，所述存储模块的第二端与所述驱动模块的控制端相连，所述存储模块用于在所述扫描端输入开启信号时对所述存储模块两端之间的电压进行存储。优选地，所述选通模块包括选通晶体管，所述选通晶体管的栅极为所述选通模块的控制端，所述选通晶体管的第一极为所述选通模块的输入端，所述选通晶体管的第二极为所述选通模块的输出端。优选地，所述选通晶体管为N型薄膜晶体管，所述开启信号为高电平信号。优选地，所述驱动模块包括驱动晶体管，所述驱动晶体管的栅极为所述驱动模块的控制端，所述驱动晶体管的第一极为所述驱动模块的输入端，所述驱动晶体管的第二极为所述驱动模块的输出端。优选地，所述驱动晶体管为N型薄膜晶体管。优选地，所述存储模块包括存储电容，所述存储电容的第一端为所述存储模块的第一端，所述存储电容的第二端为所述存储模块的第二端。优选地，所述第一电平输入端为高电平输入端，所述第二电平输入端为低电平输入端。相应地，本技术还提供一种阵列基板，包括多条栅线和多条数据线，多条栅线和多条数据线将所述阵列基板划分为多个像素单元，每个像素单元内均设置有本技术提供的上述像素电路，所述像素电路的扫描端与相应的栅线相连，所述像素电路的数据写入端与相应的数据线相连。相应地，本技术还提供一种显示装置，包括本技术提供的上述阵列基板。在本技术中，当扫描端输入开启信号时，选通模块导通，数据输入端的数据信号输入至驱动模块的控制端，驱动模块向无机电致发光器件提供与所述数据信号相应的驱动信号，以使得无机电致发光器件发出相应亮度的光；同时，存储模块对其两端之间的电压进行存储，该阶段可以看作选通阶段。当扫描端不再输入开启信号时，选通模块的输入端与输出端之间断开，而由于存储模块存储有第一电平输入端与数据输写入端之间的电压，因此，驱动模块的控制端的电压保持与选通阶段相同，从而持续为无机电致发光器件提供与选通阶段相同的驱动电流，以使得无机电致发光器件持续发光。使用所述像素电路的显示装置在显示一帧画面时，逐行向像素电路的扫描端提供开启信号，当向第n行像素电路的扫描端提供开启信号时，相应的无机电致发光器件发光；当向第n行之后的像素电路的扫描端输入开启信号时，第n行像素电路的无机电致发光器件仍然保持发光，从而在保证无机电致发光显示装置的高色域、高透过率、寿命长等优点的前提下，使得无机电致发光显示装置的显示画面整体亮度更高、画面更连贯，进而改善显示效果；并且当无机电致发光器件应用于大尺寸的显示装置时同样可以达到良好的显示效果，从而使无机电致发光器件的应用范围更加广泛。附图说明附图是用来提供对本技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本技术，但并不构成对本技术的限制。在附图中：图1是本技术的实施例中提供的像素电路的模块结构示意图；图2是本技术的实施例中提供的像素电路的具体结构示意图；图3是本技术的实施例中提供的像素电路的信号时序图；图4是图2的像素电路中提供给无机电致发光器件的驱动电流与数据写入端的电压的关系曲线图；图5是图2的像素电路中无机电致发光器件的亮度与驱动电流的关系曲线图。其中，附图标记为：10、无机电致发光器件；20、选通模块；30、驱动模块；40、存储模块；Vscan、扫描端；Vdata、数据写入端；V1、第一电平输入端；V2、第二电平输入端；T1、选通晶体管；T2、驱动晶体管；Cs、存储电容。具体实施方式以下结合附图对本技术的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本技术，并不用于限制本技术。作为本技术的一方面，提供一种像素电路，如图1所示，所述像素电路包括无机电致发光器件10、扫描端Vscan、数据写入端Vdata、第一电平输入端、第二电平输入端V2、选通模块20、驱动模块30和存储模块40。选通模块20的控制端与扫描端Vscan相连，选通模块20的输入端与数据写入端Vdata相连，选通模块20的输出端与驱动模块30的控制端相连；选通模块20用于在扫描端Vscan输入开启信号时导通、并在扫描端Vscan输入关断信号时断开。可以理解的是，选通模块20导通是指其输入端和输出端之间有电流通过。驱动模块30的输入端与第一电平输入端V1相连，驱动模块30的输出端与无机电致发光器件10的第一极相连；驱动模块30用于根据其控制端接收到的数据信号向无机电致发光器件10提供相应的驱动电流。无机电致发光器件10的第二极与第二电平输入端V2相连。存储模块40的第一端与第一电平输入端V1相连，存储模块40的第二端与驱动模块30的控制端相连，存储模块40用于在扫描端Vscan输入开启信号时对存储模块40两端之间的电压进行存储。应当理解的是，第一电平输入端V1持续输入第一电平信号，第二电平输入端V2持续输入第二电平信号。在现有技术中，无机电致发光器件只有在扫描端输入开启信号时才有可能发光。而本技术中，当扫描端Vscan输入开启信号时，选通模块20导通，数据输入端Vdata的数据信号输入至驱动模块30的控制端，驱动模块30向无机电致发光器件10提供与所述数据信号相应的驱动信号，以使得无机电致发光器件10发出相应亮度的光；同时，存储模块40对其两端之间的电压本文档来自技高网...

【技术保护点】
一种像素电路，包括无机电致发光器件、扫描端、数据写入端，其特征在于，所述像素电路还包括：第一电平输入端、第二电平输入端、选通模块、驱动模块和存储模块；所述选通模块的控制端与所述扫描端相连，所述选通模块的输入端与所述数据写入端相连，所述选通模块的输出端与所述驱动模块的控制端相连；所述选通模块用于在所述扫描端输入开启信号时导通、并在所述扫描端输入关断信号时断开；所述驱动模块的输入端与所述第一电平输入端相连，所述驱动模块的输出端与所述无机电致发光器件的第一极相连；所述驱动模块用于根据其控制端接收到的数据信号向所述无机电致发光器件提供相应的驱动电流；所述无机电致发光器件的第二极与所述第二电平输入端相连；所述存储模块的第一端与所述第一电平输入端相连，所述存储模块的第二端与所述驱动模块的控制端相连，所述存储模块用于在所述扫描端输入开启信号时对所述存储模块两端之间的电压进行存储。

【技术特征摘要】
1.一种像素电路，包括无机电致发光器件、扫描端、数据写入端，其特征在于，所述像素电路还包括：第一电平输入端、第二电平输入端、选通模块、驱动模块和存储模块；所述选通模块的控制端与所述扫描端相连，所述选通模块的输入端与所述数据写入端相连，所述选通模块的输出端与所述驱动模块的控制端相连；所述选通模块用于在所述扫描端输入开启信号时导通、并在所述扫描端输入关断信号时断开；所述驱动模块的输入端与所述第一电平输入端相连，所述驱动模块的输出端与所述无机电致发光器件的第一极相连；所述驱动模块用于根据其控制端接收到的数据信号向所述无机电致发光器件提供相应的驱动电流；所述无机电致发光器件的第二极与所述第二电平输入端相连；所述存储模块的第一端与所述第一电平输入端相连，所述存储模块的第二端与所述驱动模块的控制端相连，所述存储模块用于在所述扫描端输入开启信号时对所述存储模块两端之间的电压进行存储。2.根据权利要求1所述的像素电路，其特征在于，所述选通模块包括选通晶体管，所述选通晶体管的栅极为所述选通模块的控制端，所述选通晶体管的第一极为所述选通模块的输入端，所述选通晶体管的第二极为所述选通模块的输出端。...

【专利技术属性】
技术研发人员：何晓龙，李治福，纪智元，姚继开，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京;11