半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供表面具有隔离层、以及相邻的第一鳍部和第二鳍部的衬底，隔离层表面低于第一鳍部和第二鳍部的顶部表面，第一鳍部包括相对的第一侧壁和第二侧壁，第二侧壁到第二鳍部侧壁的最小距离小于第一侧壁到第二鳍部侧壁的最小距离；在隔离层表面、第二鳍部和第一鳍部表面形成第一掩膜层，第一掩膜层暴露出第一鳍部的第一侧壁、以及覆盖第一侧壁的部分隔离层；以第一掩膜层为掩膜，在隔离层内掺杂第一阻挡离子；进行退火工艺，使隔离层内的第一阻挡离子向第一鳍部内扩散。以所述半导体结构形成的鳍式场效应晶体管性能改善，所述鳍式场效应晶体管之前的失配问题减少。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种半导体结构的形成方法。
技术介绍
静态随机存储器(StaticRandomAccessMemory，SRAM)作为存储器中的一员，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于电脑、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。静态随机存储器的存储单元包括4T(晶体管)结构和6T(晶体管)结构。对于6T静态随机存储器的尺寸单元来说，包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3以及第四NMOS晶体管N4。其中，所述P1和P2为上拉晶体管；所述N1和N2为下拉晶体管；所述N3和N4为传输晶体管。随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。为了克服晶体管的短沟道效应，抑制漏电流，现有技术将鳍式场效应晶体管(FinFET)引入静态随机存储器。鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。然而，随着静态随机存储器内的元件密度提高、尺寸缩小，静态随机存储器内的鳍式场效应晶体管性能和稳定性也随之下降。
技术实现思路
本专利技术解决的问题是提供一种半导体结构的形成方法，以所述半导体结构形成的鳍式场效应晶体管性能改善，所述鳍式场效应晶体管之前的失配问题减少。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有隔离层、以及相邻的第一鳍部和第二鳍部，所述隔离层位于部分第一鳍部和第二鳍部的侧壁表面，且所述隔离层的表面低于所述第一鳍部和第二鳍部的顶部表面，所述第一鳍部包括第一侧壁、以及与第一侧壁相对的第二侧壁，所述第二侧壁到第二鳍部侧壁的最小距离小于第一侧壁到第二鳍部侧壁的最小距离；在所述隔离层表面、第二鳍部的侧壁和顶部表面、以及第一鳍部的部分侧壁和顶部表面形成第一掩膜层，所述第一掩膜层暴露出所述第一鳍部的第一侧壁、以及覆盖所述第一侧壁的部分隔离层；以所述第一掩膜层为掩膜，在所述隔离层内掺杂第一阻挡离子；进行退火工艺，使所述隔离层内的第一阻挡离子向第一鳍部内扩散，在第一鳍部内形成第一阻挡区。可选的，在所述隔离层内掺杂第一阻挡离子的工艺为离子注入工艺。可选的，所述离子注入工艺的参数包括：注入物为硼离子，注入能量为5Kev～40Kev，注入剂量为1.0E13atoms/cm2～5E14atoms/cm2。可选的，所述第一阻挡离子包括P型离子或N型离子。可选的，所述第一阻挡离子包括N型离子，所述N型离子为硼离子或铟离子。可选的，所述第二鳍部包括第三侧壁、以及与第三侧壁相对的第四侧壁，所述第三侧壁到第一鳍部侧壁的最小距离小于第四侧壁到第一鳍部侧壁的最小距离。可选的，还包括：在所述隔离层内掺杂第一阻挡离子之后，去除所述第一掩膜层；在所述隔离层表面、第一鳍部的侧壁和顶部表面、以及第二鳍部的部分侧壁和顶部表面形成第二掩膜层，所述第二掩膜层暴露出所述第二鳍部的第四侧壁、以及覆盖所述第四侧壁的部分隔离层；以所述第二掩膜层为掩膜，在所述隔离层内掺杂第二阻挡离子；进行退火工艺，使所述隔离层内的第二阻挡离子向第二鳍部内扩散，在第二鳍部内形成第二阻挡区。可选的，所述第二阻挡离子包括P型离子或N型离子。可选的，所述第二阻挡离子的导电类型与第一阻挡离子的导电类型相反。可选的，还包括：所述第一鳍部和第二鳍部的顶部表面具有第三掩膜层。可选的，所述第一鳍部和第二鳍部的形成步骤包括：提供基底；在所述基底表面形成第三掩膜层，所述第三掩膜层覆盖需要形成第一鳍部和第二鳍部的对应区域；以所述第三掩膜层为掩膜，刻蚀所述基底，形成所述衬底、以及位于衬底表面的第一鳍部和第二鳍部。可选的，所述隔离层的形成步骤包括：在所述衬底、第一鳍部和第二鳍部表面形成隔离膜；平坦化所述隔离膜直至暴露出所述第三掩膜层表面为止；在所述平坦化工艺之后，回刻蚀所述隔离膜，形成隔离层，所述隔离层的表面低于所述第一鳍部和第二鳍部的顶部表面。可选的，所述隔离膜的材料为氧化硅；所述隔离膜的形成工艺为流体化学气相沉积工艺。可选的，所述第三掩膜层包括氮化硅层。可选的，所述第三掩膜层还包括位于第一鳍部和第二鳍部顶部表面的氧化硅层，所述氮化硅层位于所述氧化硅层表面。可选的，还包括：在所述隔离层内掺杂第一阻挡离子之后，去除所述第一掩膜层；在形成所述第一阻挡区之后，形成横跨所述第一鳍部和第二鳍部的栅极结构，所述栅极结构覆盖所述第一鳍部和第二鳍部的部分侧壁和部分部表面；在所述栅极结构两侧的第一鳍部内形成第一源区和第一漏区；在所述栅极结构两侧的第二鳍部内形成第二源区和第二漏区。可选的，所述第一源区和第一漏区的导电类型与第一阻挡区的导电类型相反。可选的，所述栅极结构包括伪栅极层，所述伪栅极层的材料为多晶硅。可选的，所述栅极结构包括栅介质层、以及位于栅介质层表面的栅极层；所述栅介质层的材料为氧化硅；所述栅极层的材料为多晶硅。可选的，所述第一鳍部与第二鳍部相互平行；所述第一侧壁与第二侧壁相互平行，且所述第二侧壁朝向所述第二鳍部。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的方法中，所述第一掩膜层覆盖所述第二鳍部的侧壁和顶部表面、相邻第一鳍部和第二鳍部之间的隔离层表面以及部分第一鳍部的侧壁和顶部表面，使得所述第一掩膜层仅暴露出所述第一鳍部的第一侧壁以及与第一侧壁相接触的部分隔离层。以所述第一掩膜层为掩膜，在所述隔离层内掺杂第一阻挡离子时，所述第一阻挡离子能够进行掺杂入与第一鳍部的第一侧壁相接触的部分隔离层内，因此所述第一阻挡离子自第一侧壁向第一鳍部内扩散。由于所述第一鳍部的第二侧墙与第二鳍部相邻，而所述第一侧墙与所述第二侧墙相对，因此自第一侧壁扩散进入第一鳍部的第一阻挡离子难以穿过第一鳍部向第二鳍部内扩散。从而，避免了掺杂入第一鳍部内的第一阻挡离子的损伤，提高了第一鳍部内形成的第一阻挡区防止第一鳍部底部发生穿通现象的能力。因此，以所述第一鳍部和第二鳍部形成的晶体管的失配现象得以抑制，所形成的半导体器件的性能改善。进一步，在所述隔离层内掺杂第一阻挡离子的工艺为离子注入工艺。由于所述离子注入工艺在所述隔离层内注入第一阻挡离子，避免了直接向第一鳍部注入离子的步骤，所述离子注入工艺对第一鳍部的损伤较小，有利于提高第一鳍部所形成的晶体管性能。进一步，所述第一鳍部和第二鳍部的顶部表面具有第三掩膜层，在所述隔离层内掺杂第一阻挡离子时，所述第一鳍部的顶部表面由所述第三掩膜层保护，能够避免所述第一鳍部的顶部表面受到损伤。附图说明图1至图3是本专利技术实施例的一种在鳍部内掺杂防穿通离子的过程的剖面结构示意图；图4至图9是本专利技术实施例的半导体结构的形成过程的剖面结构示意图。具体实施方式如
技术介绍
所述，随着静态随机存储器内的元件密度提高、尺寸缩小，静态随机存储器内的鳍式场效应晶体管性能和稳定性也随之下降。经过研究发现，随着本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底表面具有隔离层、以及相邻的第一鳍部和第二鳍部，所述隔离层位于部分第一鳍部和第二鳍部的侧壁表面，且所述隔离层的表面低于所述第一鳍部和第二鳍部的顶部表面，所述第一鳍部包括第一侧壁、以及与第一侧壁相对的第二侧壁，所述第二侧壁到第二鳍部侧壁的最小距离小于第一侧壁到第二鳍部侧壁的最小距离；在所述隔离层表面、第二鳍部的侧壁和顶部表面、以及第一鳍部的部分侧壁和顶部表面形成第一掩膜层，所述第一掩膜层暴露出所述第一鳍部的第一侧壁、以及覆盖所述第一侧壁的部分隔离层；以所述第一掩膜层为掩膜，在所述隔离层内掺杂第一阻挡离子；进行退火工艺，使所述隔离层内的第一阻挡离子向第一鳍部内扩散，在第一鳍部内形成第一阻挡区。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底表面具有隔离层、以及相邻的第一鳍部和第二鳍部，所述隔离层位于部分第一鳍部和第二鳍部的侧壁表面，且所述隔离层的表面低于所述第一鳍部和第二鳍部的顶部表面，所述第一鳍部包括第一侧壁、以及与第一侧壁相对的第二侧壁，所述第二侧壁到第二鳍部侧壁的最小距离小于第一侧壁到第二鳍部侧壁的最小距离；在所述隔离层表面、第二鳍部的侧壁和顶部表面、以及第一鳍部的部分侧壁和顶部表面形成第一掩膜层，所述第一掩膜层暴露出所述第一鳍部的第一侧壁、以及覆盖所述第一侧壁的部分隔离层；以所述第一掩膜层为掩膜，在所述隔离层内掺杂第一阻挡离子；进行退火工艺，使所述隔离层内的第一阻挡离子向第一鳍部内扩散，在第一鳍部内形成第一阻挡区。2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述隔离层内掺杂第一阻挡离子的工艺为离子注入工艺。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述离子注入工艺的参数包括：注入物为硼离子，注入能量为5Kev～40Kev，注入剂量为1.0E13atoms/cm2～5E14atoms/cm2。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一阻挡离子包括P型离子或N型离子。5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一阻挡离子包括N型离子，所述N型离子为硼离子或铟离子。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二鳍部包括第三侧壁、以及与第三侧壁相对的第四侧壁，所述第三侧壁到第一鳍部侧壁的最小距离小于第四侧壁到第一鳍部侧壁的最小距离。7.如权利要求6所述的半导体结构的形成方法，其特征在于，还包括：在所述隔离层内掺杂第一阻挡离子之后，去除所述第一掩膜层；在所述隔离层表面、第一鳍部的侧壁和顶部表面、以及第二鳍部的部分侧壁和顶部表面
\t形成第二掩膜层，所述第二掩膜层暴露出所述第二鳍部的第四侧壁、以及覆盖所述第四侧壁的部分隔离层；以所述第二掩膜层为掩膜，在所述隔离层内掺杂第二阻挡离子；进行退火工艺，使所述隔离层内的第二阻挡离子向第二鳍部内扩散，在第二鳍部内形成第二阻挡区。8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二阻挡离子包括P型离子或N型离子。9.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二阻挡离子的导电类型与第一...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31