一种半导体器件和电子装置制造方法及图纸

本发明专利技术提供一种半导体器件和电子装置，涉及半导体技术领域。半导体器件包括：P型半导体衬底；N阱和P阱位于P型半导体衬底内且相邻接并均沿第一方向延伸；第一N+注入区和第一P+注入区，沿所述第一方向延伸并沿与第一方向垂直的第二方向间隔排列于N阱内；第二N+注入区和第二P+注入区沿第一方向延伸并沿第二方向间隔排列于P阱内；若干第三N+注入区和若干第三P+注入区沿第一方向交替邻接排列于N阱和P阱的交界区域，且若干第三N+注入区和若干第三P+注入区在第二方向上与其相邻的N+注入区或P+注入区间隔。本发明专利技术的半导体器件减小了对衬底面积的消耗，具有很好的ESD保护效率。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体而言涉及一种半导体器件和电子装置。
技术介绍
在半导体
中，静电放电(ESD)现象是对集成电路(IC)的一大威胁。随着半导体制程工艺尺寸的不断减小，ESD防护设计在纳米级的CMOS技术中变得越来越具有挑战性和难度。SCR(可控硅整流器)器件由于其强的ESD鲁棒性(robustness)和在单位面积下具有最强的电流泄放能力被广泛应用于IC的片上静电放电(ESD)保护。当其被用作低工作功率源ICs时，SCR器件高的触发电压限制了其应用范围。因此一些先进技术例如齐纳二极管辅助触发SCR器件被提出用来增强SCR器件的开启效率。然而常规的齐纳二极管辅助触发SCR器件仍然存在大的硅衬底面积消耗和普通SCR器件在单位面积下电流泄放能力下降等问题。图1A、图1B和图1C分别示出了现有的一种齐纳二极管辅助触发SCR器件的横截面示意图、俯视结构图和等效电路图。该齐纳二极管辅助触发SCR器件包括主SCR器件部分和一个用于辅助触发SCR器件的嵌入式齐纳二极管。齐纳二极管位于PNP三极管的基极和NPN三极管的基极之间，其由嵌入SCR器件内的一个N+注入区和P+注入区构成。当SCR器件的阳极于一ESD事件时，齐纳二极管首先开启，诱导电流流过SCR中的P阱，通过P阱电阻的电压降最终触发SCR路径。与普通SCR器件相比，齐纳二极管辅助触发SCR器件在N阱和P阱的交界区域增加N+注入区，并在P阱内增加一个P+注入区，该P+注入区与增加的N+注入区相邻接，与其共同构成一个嵌入式齐纳二极管，而增加的P+注入区与N+注入区增加了对衬底面积的消耗，同时降低了普通SCR器件在单位面积下电流泄放能力。因此，为解决上述技术问题，有必要提出一种新的半导体器件结构，以减小对衬底面积的消耗。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的齐纳二极管辅助触发SCR器件对衬底面积的消耗大的问题，本专利技术实施例一提供一种半导体器件，包括：P型半导体衬底；N阱和P阱，位于所述P型半导体衬底内且相邻接，并均沿第一方向延伸；第一N+注入区和第一P+注入区，沿所述第一方向延伸，并沿与所述第一方向垂直的第二方向间隔排列于所述N阱内；第二N+注入区和第二P+注入区，沿所述第一方向延伸，并沿所述第二方向间隔排列于所述P阱内；若干第三N+注入区和若干第三P+注入区，沿所述第一方向交替邻接排列于所述N阱和所述P阱的交界区域，且所述若干第三N+注入区和若干第三P+注入区在所述第二方向上与其相邻的N+注入区或P+注入区间隔，其中所述若干第三N+注入区和所述若干第三P+注入区构成齐纳二极管。进一步，所述第一N+注入区和所述第一P+注入区彼此相连接构成SCR器件的阳极。进一步，所述第二N+注入区和所述第二P+注入区彼此相连接构成SCR器件的阴极。进一步，所述半导体器件等效为一个NPN三极管和一个PNP三极管，所述齐纳二极管位于所述PNP三极管的基极和所述NPN三极管的基极之间。进一步，在所述第一N+注入区和所述第一P+注入区之间设置有隔离结构，在所述第二N+注入区和所述第二P+注入区之间设置有隔离结构。进一步，所述隔离结构为浅沟槽隔离结构。本专利技术实施例二还提供一种电子装置，包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件包括：P型半导体衬底；N阱和P阱，位于所述P型半导体衬底内且相邻接，并均沿第一方向延伸；第一N+注入区和第一P+注入区，沿所述第一方向延伸，并沿与所述第一方向垂直的第二方向间隔排列于所述N阱内；第二N+注入区和第二P+注入区，沿所述第一方向延伸，并沿所述第二方向间隔排列于所述P阱内；若干第三N+注入区和若干第三P+注入区，沿所述第一方向交替邻接排列于所述N阱和所述P阱的交界区域，且所述若干第三N+注入区和若干第三P+注入区在所述第二方向上与其相邻的N+注入区或P+注入区间隔，其中所述若干第三N+注入区和所述若干第三P+注入区构成齐纳二极管。综上所述，本专利技术的半导体器件其嵌入式齐纳二极管由交替排列于N阱和P阱交界区域的N+注入区和P+注入区构成，减小了对衬底面积的消耗，可在更小的衬底面积消耗下具有与现有齐纳二极管辅助触发SCR器件相同的ESD保护效率。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A示出了现有的一种齐纳二极管辅助触发SCR器件的横截面示意图；图1B示出了对应图1A中齐纳二极管辅助触发SCR器件的俯视结构图；图1C示出了对应图1A中齐纳二极管辅助触发SCR器件的等效电路图；图2A示出了本专利技术一个具体实施方式中的半导体器件的横截面示意图；图2B示出了本专利技术一个具体实施方式中的半导体器件的俯视结构图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指本文档来自技高网...

【技术保护点】
一种半导体器件，包括：P型半导体衬底；N阱和P阱，位于所述P型半导体衬底内且相邻接，并均沿第一方向延伸；第一N+注入区和第一P+注入区，沿所述第一方向延伸，并沿与所述第一方向垂直的第二方向间隔排列于所述N阱内；第二N+注入区和第二P+注入区，沿所述第一方向延伸，并沿所述第二方向间隔排列于所述P阱内；若干第三N+注入区和若干第三P+注入区，沿所述第一方向交替邻接排列于所述N阱和所述P阱的交界区域，且所述若干第三N+注入区和若干第三P+注入区在所述第二方向上与其相邻的N+注入区或P+注入区间隔，其中所述若干第三N+注入区和所述若干第三P+注入区构成齐纳二极管。

【技术特征摘要】
1.一种半导体器件，包括：P型半导体衬底；N阱和P阱，位于所述P型半导体衬底内且相邻接，并均沿第一方向延伸；第一N+注入区和第一P+注入区，沿所述第一方向延伸，并沿与所述第一方向垂直的第二方向间隔排列于所述N阱内；第二N+注入区和第二P+注入区，沿所述第一方向延伸，并沿所述第二方向间隔排列于所述P阱内；若干第三N+注入区和若干第三P+注入区，沿所述第一方向交替邻接排列于所述N阱和所述P阱的交界区域，且所述若干第三N+注入区和若干第三P+注入区在所述第二方向上与其相邻的N+注入区或P+注入区间隔，其中所述若干第三N+注入区和所述若干第三P+注入区构成齐纳二极管。2.根据权利要求1所述的半导体器件，其特征在于，所述第一N+注入区和所述第一P+注入区彼此相连接构成SCR器件的阳极。3.根据权利要求1所述的半导体器件，其特征在于，所述第二N+注入区和所述第二P+注入区彼此相连接构成SCR器件的阴极。4.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件等效为一个NPN三极管和一个PNP三极管，所述齐纳二极管位于所述PNP三极管...

【专利技术属性】
技术研发人员：钟雷，李宏伟，雷玮，程惠娟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31