半导体器件的制作方法技术

本申请提供了一种半导体器件的制作方法。该制作方法包括：在衬底上设置依次远离衬底的衬垫氧化层和硬掩膜层；刻蚀硬掩膜层、衬垫氧化层和衬底，形成沟槽，沟槽包括第一沟槽和第二沟槽，第一沟槽为刻蚀衬垫氧化层和衬底所形成的，第二沟槽为刻蚀硬掩膜层所形成的，且第二沟槽的开口大于第一沟槽的开口，使得在第一沟槽和第二沟槽的交界处形成突出部；在沟槽的内壁上设置衬垫隔离层；在衬垫隔离层上设置隔离材料层；向硬掩膜层、衬垫隔离层和隔离材料层进行P型离子注入，形成P型离子密集区；去除硬掩膜层，得到浅沟槽隔离结构。采用上述制作方法制作时P型离子密集区中的P型离子会补偿因扩散丢失的离子，进而保证半导体器件的开启电压的稳定性。

Method for manufacturing semiconductor device

The invention provides a method for manufacturing a semiconductor device. The production method includes: the pad oxide layer in turn away from the substrate disposed on a substrate and a hard mask layer; etching the hard mask layer, pad oxide layer and the substrate, forming a trench trench, including the first and second trenches, the first trench for forming the etch pad oxide layer and the substrate, the second trench etching hard mask layer for the the formation, and the opening of the second groove is larger than the opening of the first trench, the protrusion formed at the junction of the first and second trenches; isolation layer pads are arranged on the inner walls of the trench; insulating material layer on the pad isolation layer; into the hard mask layer, pad isolation layer and a layer of insulating material P type P type ion ion, forming dense region; removing the hard mask layer, has a shallow trench isolation structure. When using the above method, the P type ions in the P type ion concentration region will compensate for the loss of ions due to diffusion, and then the stability of the semiconductor device can be guaranteed.

【技术实现步骤摘要】

本申请涉及半导体制造
，具体而言，涉及一种半导体器件的制作方法。
技术介绍
N-MOSFET的制作方法一般包括先进行浅沟槽隔离结构制作后沉积多晶硅的工艺和先沉积多晶硅后进行浅沟槽隔离结构制作的工艺，其中，图1示出了现有技术先沉积多晶硅后进行浅沟槽隔离结构制作的方法流程示意图；首先，在衬底100’上设置图2所示的衬垫氧化层101’、并在衬垫氧化层101’上形成图2所示的氮化硅层102’；对图2所示的氮化硅层102’、衬垫氧化层101’和衬底100’进行刻蚀，得到图3所示的沟槽200’；在图3所示的沟槽200’的侧壁和底面、氮化硅层102’上形成图4所示的衬垫隔离层104’；在图4所示的衬垫隔离层104’上沉积形成隔离材料填充沟槽，并对隔离材料进行退火处理和平坦化处理形成图5所示的隔离材料层105’；然后去除图5所示的衬垫氧化层101’、及衬底100’以上的衬垫隔离层104’、氮化硅层102’，并减薄隔离材料层105’，得到图6所示的浅沟槽隔离结构300’。采用上述制作方法得到的浅沟槽隔离结构300’，在进行离子注入形成PMOS或NMOS后，退火时NMOS中所注入的P型离子如硼离子的原子半径很小，极易形成间隙扩散进入浅沟槽隔离结构300’中，扩散降低了NMOS中掺杂离子的浓度，进而影响半导体器件的开启电压。虽然现有技术中设置了衬垫隔离层104’以避免硼向浅沟槽隔离结构300’中扩散，但是对扩散的控制能力有限，在半导体器件尺寸不断下降的条件下，扩散现象仍然难以控制。而由于扩散难于控制，导致集成电路中多个半导体器件的开启电压各不相同，导致开始时间不同，工作不稳定，进而影响集成电路的良率和稳定性。
技术实现思路
本申请旨在提供一种半导体器件的制作方法，以解决现有技术中NMOS中的P型离子向浅沟槽隔离结构中扩散导致半导体器件的开启电压不稳定的问题。为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，该制作方法包括：在衬底上设置依次远离衬底的衬垫氧化层和硬掩膜层；刻蚀硬掩膜层、衬垫氧化层和衬底，形成沟槽，沟槽包括第一沟槽和第二沟槽，第一沟槽为刻蚀衬垫氧化层和衬底所形成的，第二沟槽为刻蚀硬掩膜层所形成的，且第二沟槽的开口大于第一沟槽的开口，使得在第一沟槽和所述第二沟槽的交界处形成突出部；在沟槽的内壁上设置衬垫隔离层；在衬垫隔离层上设置隔离材料层；向硬掩膜层、衬垫隔离层和隔离材料层进行P型离子注入，形成P型离子密集区；去除硬掩膜层，得到浅沟槽隔离结构。进一步地，形成沟槽的过程包括：对硬掩膜层、衬垫氧化层和衬底依次进行各向异性刻
蚀，形成第一沟槽和第二预设沟槽，第二预设沟槽的开口大小等于第一沟槽的开口大小；沿第二预设沟槽的内壁对硬掩膜层进行各向同性刻蚀，形成第二沟槽。进一步地，硬掩膜层为氮化硅层，各向异性刻蚀为等离子刻蚀，且溅射功率为400～1000瓦，刻蚀温度为25～60℃，刻蚀时间为30～360秒。进一步地，各向同性刻蚀的刻蚀剂为质量分数为80～95％的磷酸溶液，且刻蚀温度为25～65℃，刻蚀时间为1～5min。进一步地，P型离子注入的离子源为硼或BF2。进一步地，P型离子注入的剂量为1E13～1E15atoms/cm2，能量为40～80kev。进一步地，衬垫隔离层为含碳的氮化硅层，衬垫隔离层的厚度为1～10nm，衬垫隔离层中碳的摩尔浓度含量为1～10％。进一步地，设置衬垫隔离层的方法为化学气相沉积法，优选低压化学气相沉积法。进一步地，化学气相沉积法的沉积温度为450～600℃，化学气相沉积法的反应物包括氨气、乙烯和二氯硅烷；或者化学气相沉积法的反应物包括氨气、乙烯和六氯乙硅烷。进一步地，在衬垫隔离层上设置隔离材料层的过程包括：在衬垫隔离层和硬掩膜层上沉积隔离材料；对隔离材料进行化学机械平坦化处理至硬掩膜层上的隔离材料被去除；对隔离材料层进行退火处理，得到隔离材料层。进一步地，半导体器件为N-MOSFET。应用本申请的技术方案，所形成的沟槽的第一沟槽的开口小于第二沟槽的开口，使得位于第一沟槽和第二沟槽交界处形成突出部，在向硬掩膜层、衬垫隔离层和隔离材料层进行P型离子注入时，由于硬掩膜层对离子注入的阻挡能力较隔离材料层的阻挡能力强，因此，位于突出部附近的隔离材料层和衬底中P型离子浓度较高进而形成P型离子密集区，在后续形成NMOS结构的退火过程中，即使NMOS中的P型离子向浅沟槽隔离结构中扩散，由于在采用本申请的制作方法制作浅沟槽隔离结构时P型离子密集区中的P型离子会补偿因扩散丢失的离子，进而保证半导体器件的开启电压的稳定性。附图说明构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1示出了现有技术中N-MOSFET的制作工艺流程图；图2至图6示出执行图1中各流程后的器件剖面结构示意图，其中，图2示出了在衬底上设置衬垫氧化层、氮化硅层后的剖面结构示意图；图3示出了对图2所示的氮化硅层、衬垫氧化层和衬底进行刻蚀后的剖面结构示意图；图4示出了在图3所示的沟槽的侧壁和底面、氮化硅层上形成衬垫隔离层后的剖面结构示意图；图5示出了在图4所示的衬垫隔离层上沉积形成隔离材料填充沟槽，并对隔离材料进行退火处理和平坦化处理形成隔离材料层后的剖面结构示意图；图6示出了去除图5所示的衬垫氧化层、及衬底以上的衬垫隔离层、氮化硅层，并减薄隔离材料层后的剖面结构示意图；图7示出了本申请提供的浅沟槽隔离结构制作方法的流程示意图；图8至图15示出了实施图7所示各流程后的器件剖面结构示意图，其中，图8示出了在衬底上设置依次远离衬底的衬垫氧化层和硬掩膜层后的剖面结构示意图；图9示出了对图8所示的硬掩膜层、衬垫氧化层和衬底依次进行各向异性刻蚀，形成第一沟槽和第二预设沟槽后的剖面结构示意图；图10示出了沿图9所示的第二预设沟槽的内壁对硬掩膜层进行各向同性刻蚀，形成第二沟槽后的剖面结构示意图；图11示出了在图10所示的沟槽的内壁上设置衬垫隔离层后的剖面结构示意图；图12示出了在图11所示的衬垫隔离层和硬掩膜层上沉积隔离材料后的剖面结构示意图；图13示出了对图12所示的隔离材料进行化学机械平坦化处理至硬掩膜层上的隔离材料被去除并对隔离材料层进行退火处理，得到隔离材料层后的剖面结构示意图；图14示出了向图13所示的硬掩膜层、衬垫隔离层和隔离材料层进行P型离子注入，形成P型离子密集区后的剖面结构示意图；以及图15示出了去除图14中的硬掩膜层，形成浅沟槽隔离结构后的剖面结构示意图。具体实施方式应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，其特征在于，所述制作方法包括：在衬底上设置依次远离所述衬底的衬垫氧化层和硬掩膜层；刻蚀所述硬掩膜层、所述衬垫氧化层和所述衬底，形成沟槽，所述沟槽包括第一沟槽和第二沟槽，所述第一沟槽为刻蚀所述衬垫氧化层和所述衬底所形成的，所述第二沟槽为刻蚀所述硬掩膜层所形成的，且所述第二沟槽的开口大于所述第一沟槽的开口，使得在所述第一沟槽和所述第二沟槽的交界处形成突出部；在所述沟槽的内壁上设置衬垫隔离层；在所述衬垫隔离层上设置隔离材料层；向所述硬掩膜层、所述衬垫隔离层和所述隔离材料层进行P型离子注入，形成P型离子密集区；去除所述硬掩膜层，得到所述浅沟槽隔离结构。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：在衬底上设置依次远离所述衬底的衬垫氧化层和硬掩膜层；刻蚀所述硬掩膜层、所述衬垫氧化层和所述衬底，形成沟槽，所述沟槽包括第一沟槽和第二沟槽，所述第一沟槽为刻蚀所述衬垫氧化层和所述衬底所形成的，所述第二沟槽为刻蚀所述硬掩膜层所形成的，且所述第二沟槽的开口大于所述第一沟槽的开口，使得在所述第一沟槽和所述第二沟槽的交界处形成突出部；在所述沟槽的内壁上设置衬垫隔离层；在所述衬垫隔离层上设置隔离材料层；向所述硬掩膜层、所述衬垫隔离层和所述隔离材料层进行P型离子注入，形成P型离子密集区；去除所述硬掩膜层，得到所述浅沟槽隔离结构。2.根据权利要求1所述的制作方法，其特征在于，所述形成沟槽的过程包括：对所述硬掩膜层、衬垫氧化层和所述衬底依次进行各向异性刻蚀，形成第一沟槽和第二预设沟槽，所述第二预设沟槽的开口大小等于所述第一沟槽的开口大小；沿所述第二预设沟槽的内壁对硬掩膜层进行各向同性刻蚀，形成第二沟槽。3.根据权利要求2所述的制作方法，其特征在于，所述硬掩膜层为氮化硅层，所述各向异性刻蚀为等离子刻蚀，且溅射功率为400～1000瓦，刻蚀温度为25～60℃，刻蚀时间为30～360秒。4.根据权利要求3所述的制作方法，其特征在于，所述各向同性刻蚀的刻蚀剂为...

【专利技术属性】
技术研发人员：宋化龙，蒲月皎，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31