发光半导体芯片制造技术

本发明专利技术涉及一种半导体芯片(1)，所述半导体芯片具有带有半导体层序列的半导体本体(2)，其中所述半导体层序列具有n型导电的多层结构(21)、p型导电的半导体层(22)和设置用于产生辐射的有源区域(20)，所述有源区域设置在所述n型导电的多层结构和所述p型导电的半导体层之间；所述半导体本体具有凹部(24)，所述凹部穿过所述p型导电的半导体层和所述有源区域延伸到所述n型导电的多层结构中；在所述n型导电的多层结构中形成具有至少一个掺杂尖峰(4)的掺杂分布；以及所述凹部穿透所述掺杂尖峰。

Light emitting semiconductor chip

The invention relates to a semiconductor chip (1), the semiconductor chip has a semiconductor body with a semiconductor layer sequence (2), wherein the semiconductor layer sequence has a multilayer structure of N type conductive (21), P type conductive semiconductor layer (22) and arranged for the active region produce radiation (20), the active area is arranged on the N type conductive multilayer structure and the P type conductive semiconductor layer; the semiconductor body has a recess (24), the recess through the semiconductor layer and the P type conductive and the active region extends to the multilayer structure of the N type the electrical conductivity of the doped; having at least one peak is formed in the multilayer structure of the N type of conductive (4) doping distribution; and the concave part through the doped spike.

【技术实现步骤摘要】
本专利技术申请是于申请日为2010年12月27日提交的、申请号为201080060204.4(国际申请号为PCT/EP2010/070761)以及专利技术名称为“发光半导体芯片”的专利技术专利申请的分案申请。
本申请涉及一种设置用于产生辐射的半导体芯片。
技术介绍
本申请要求德国专利申请10 2009 060 747.1的优先权，其公开内容通过引用合并与此。LED半导体芯片通常具有带有多个量子阱(quantum wells(量子阱))的设置用于产生辐射的有源区域。在有源区域中的InGaN量子阱中示出，所辐射的辐射功率随着电流密度增加而线性地上升。为此原因为，载流子通常没有有效地注入到量子阱中。
技术实现思路
本专利技术的目的是，提供一种半导体芯片，其中载流子能够有效地注入到有源区域中。该目的通过本专利技术的实施例的主题来实现。其他的扩展方案和改进形式从如下描述中得到。在一个实施形式中，半导体芯片具有带有半导体层序列的半导体本体，其中半导体层序列具有n型导电的多层结构、p型导电的半导体层和设置用于产生辐射的有源区域。有源区域设置在n型导电的多层结构和p型导电的半导体层之间。在n型导电的多层结构中，形成具有至少一个掺杂尖峰的掺杂分布。掺杂分布尤其为掺杂沿着竖直方向的、即在沿着用于半导体本体的半导体层序列的沉积方向的方向上的变化。换而言之，掺杂分布垂直于半导体本体的半导体层序列的半导体层的主延伸平面走向。掺杂尖峰在本申请的范围内理解为半导体材料的下述区域，所述区域与至少一个与其邻接的区域相比具有高的掺杂浓度。优选在两侧上围绕掺杂尖峰的半导体材料优选低掺杂、未掺杂或者本征地构成。高掺杂浓度尤其理解为至少2*1018cm-3的浓度。低掺杂浓度尤其理解为最低1*1016cm-3和最高1*1018cm-3的浓度。其示出，尤其与n型导电的多层结构的剩余的伸展相比薄且高掺杂的掺杂尖峰使得到半导体芯片的有源区域中的载流子注入改进。由于高的掺杂，n型导电的多层结构在掺杂尖峰的区域中具有相对高的横向电导率、即在横向方向上高的电导率，使得载流子能够在横向上能够特别均匀地注入到有源区域中。还在反向方向上，即在有源区域的截止方向上，至少一个掺杂尖峰使得形成横向上均匀的电流。由此，半导体芯片具有相对于静电放电(electrostatic discharge，ESD)减小的敏感性。在优选的扩展方案中，n型导电的多层结构具有至少一个借助于掺杂尖峰来高掺杂的区域和低掺杂的n型导电的区域。优选地，在至少一个掺杂尖峰中的掺杂浓度至少五倍于，尤其优选至少八倍于，例如十倍于在n型导电多层结构的低掺杂的n型导电区域中的掺杂浓度。在此，低掺杂的n型导电区域尤其能够邻接掺杂尖峰。优选地，在掺杂尖峰中的掺杂浓度至少为4*1018cm-3。通过高的掺杂浓度能够实现高的电导率。此外，在掺杂尖峰中的掺杂浓度优选最多为1*1020cm-3，尤其优选最多为3*1019cm-3。此外，在尤其邻接的、低掺杂的n型导电区域中的掺杂浓度优选最高为5*1017cm-3，尤其优选最高为2*1017cm-3。在优选的扩展方案中，在至少一个掺杂尖峰中的掺杂浓度至少为4*1018cm-3并且在低掺杂的n型导电区域中最高为8*1017cm-3。掺杂尖峰的竖直伸展优选为在1nm和30nm之间，尤其在2nm和20nm之间，其中包括边界值。特别地，掺杂尖峰的竖直伸展能够为在7nm和10nm之间，其中包括边界值。n型导电的多层结构在半导体芯片的工作中尤其起到将电子注入到有源区域中的作用。为此，n型导电的多层结构不必连续n型导电掺杂。相反地，n型导电的多层结构还能够具有一个或多个如下层，在所述层中n型导电的多层结构未掺杂地或者本征地构成。相应地，p型导电的半导体层尤其设置用于将空穴注入到有源区域中。p型导电的半导体层还能够多层地构成，其中各个层可以在掺杂和/或晶体组成方面不同。半导体本体优选基于化合物半导体，尤其基于氮化物化合物半导体。“基于氮化物化合物半导体”在该上下文中表示，有源外延层序列或者其中至少一层包括氮化物III/V族化合物半导体材料，优选为AlyGa1-x-yInxN，其中0≤x≤1，0≤y≤1并且x+y≤1。在此，所述材料不必须强制地具有按照上述公式的数学上精确的成分。相反地，其能够具有一个或多个掺杂材料以及附加的成分，所述附加的成分基本上没有改变AlyGa1-x-yInxN材料的特征性的物理性质。然而，上述公式为了简单性仅还包括晶格的重要的成分。然而，上式出于简单性原因而只包含晶格的基本成分(Al、Ga、In、N)，尽管所述成分能够部分地通过少量的其他材料来代替。有源区域优选具有多个量子层。量子层目的明确地设置在阻挡层之间。在此，量子层和阻挡层能够形成量子结构。名称量子结构在本申请的范围内尤其包括任意下述结构，在所述结构中载流子通过夹杂(“confinement(约束)”)能够经受其能量状态的量子化。特别地，名称量子结构不包含关于量子化的维度的说明。因此，量子结构尤其包括量子槽、量子线和量子点以及所述结构的任意组合。在优选的扩展方案中，n型导电的多层结构具有量子结构。所述量子结构能够具有多个量子层。此外，术语量子结构尤其既理解为作为多量子阱结构(multi quantum well，MQW)还理解为作为超晶格的构造。不同于多量子阱结构部，在超晶格中，相邻的量子层的间距小至使得相邻量子层的电子状态彼此量子机械地耦合并且构成共同的电子状态。例如，能够在超晶格的量子层之间构成阻挡层，所述阻挡层具有5nm或者更小、例如2nm的厚度。在优选的扩展方案中，n型导电的多层结构的量子层的带隙至少与有源区域的量子层的带隙一样大。尤其优选的是，量子层的带隙大于有源区域的量子层的带隙。例如，在基于氮化物化合物半导体的半导体芯片中，n型导电的多层结构的量子层能够具有与有源区域的量子层相比更少的铟含量x。n型导电的多层结构的量子层不同于有源区域的量子层地不设置用于产生辐射，而是起到尤其将电子有效地注入到有源区域中的作用，在所述有源区域中所述电子能够与空穴在发射辐射的情况下复合。有源区域的量子层优选本征地或者未掺杂地构成。在另一优选的扩展方案中，掺杂尖峰设置在n型导电的多层结构的离有源区域最近的量子层和有源区域的离n型导电的多层结构最近的量子层之间。于是确保在有源区域附近中的良好的横向电流分布。此外，掺杂尖峰距有源区域的距离，尤其距有源区域的离n型导电的多层结构最近的量子层的距离是在1nm和30nm之间，尤其优选在2nm和20nm之间，特别地在7nm和10nm之间的距离，其中包括边界值。借助在有源区域附近中的所述高掺杂的掺杂尖峰，能够尤其高效地并且尤其在横向方向上特别均匀地实现将载流子注入到有源区域中。至少一个掺杂尖峰也在截止方向上由于高的横向导电性而改进地利用多个可能的载流子路径，与在半导体本体的n型导电的区域中具有掺杂尖峰的半导体芯片相比，这避免ESD损害的危险。至少一个掺杂尖峰优选构成为，使得掺杂分布具有从低掺杂浓度和高的掺杂浓度或者相反的急剧的过渡部。在半导体芯片的制造时，这能够通过低的生长率实现，例如通过20nm/h和500nm/h之间的速率。优选地，例如借助MOCVD(金属有机化学气相沉积本文档来自技高网...

【技术保护点】
一种半导体芯片(1)，所述半导体芯片具有带有半导体层序列的半导体本体(2)，其中‑所述半导体层序列具有n型导电的多层结构(21)、p型导电的半导体层(22)和设置用于产生辐射的有源区域(20)，所述有源区域设置在所述n型导电的多层结构和所述p型导电的半导体层之间；‑所述半导体本体具有凹部(24)，所述凹部穿过所述p型导电的半导体层和所述有源区域延伸到所述n型导电的多层结构中；‑在所述n型导电的多层结构中形成具有至少一个掺杂尖峰(4)的掺杂分布；以及‑所述凹部穿透所述掺杂尖峰。

【技术特征摘要】
2009.12.30 DE 102009060747.11.一种半导体芯片(1)，所述半导体芯片具有带有半导体层序列的半导体本体(2)，其中-所述半导体层序列具有n型导电的多层结构(21)、p型导电的半导体层(22)和设置用于产生辐射的有源区域(20)，所述有源区域设置在所述n型导电的多层结构和所述p型导电的半导体层之间；-所述半导体本体具有凹部(24)，所述凹部穿过所述p型导电的半导体层和所述有源区域延伸到所述n型导电的多层结构中；-在所述n型导电的多层结构中形成具有至少一个掺杂尖峰(4)的掺杂分布；以及-所述凹部穿透所述掺杂尖峰。2.根据权利要求1所述的半导体芯片，其中在所述凹部中构成接触层(65)，所述接触层与所述n型导电的多层结构导电连接。3.根据权利要求1或2所述的半导体芯片，其中-所述半导体层序列设置在支承体(5)上；-所述n型导电的多层结构设置在所述有源区域的背离所述支承体的侧上。4.根据权利要求1至3中任一项所述的半导体芯片，其中在所述至少一个掺杂尖峰中的掺杂浓度是在所述n型导电的多层结构的低掺杂的n型导电的区域(45)中的掺杂浓度的至少五倍。5.根据权利要求4所述的半导体芯片，其中在所述至少一个掺杂尖峰中的掺杂浓度最低为4*1018cm-3，并且在所述低掺杂的n型导电的区域中的掺杂浓度最高为8*1017cm-3。6.根据权利要求1至5之一所述的半导体芯片，其中所述掺杂尖峰具有在1nm和30nm之间的竖直伸展，其中包括边界值。7.根据权利要求1至6之一所述的半导体芯片，其中所述掺杂尖峰具有在5nm和20nm之间的竖直伸展，其中包括边界值。8.根据上述权利要求1至7之一所述的半导体芯片，其中所述掺杂尖峰距所述有源区域的距离在2nm和20nm之间，其中...

【专利技术属性】
技术研发人员：马蒂亚斯·彼得，托比亚斯·迈耶，亚历山大·沃尔特，泷哲也，于尔根·奥弗，赖纳·布滕戴奇，约阿希姆·赫特功，
申请(专利权)人：欧司朗光电半导体有限公司，
类型：发明
国别省市：德国;DE