包括半导体存储器件的存储系统及其操作方法技术方案

提供了一种半导体存储器件和一种操作半导体存储器件的方法。所述方法包括将第一存储块的有效页的数目确定为第一计数值，将第二存储块的有效页的数目确定为第二计数值，将权重应用到第一计数值并产生比第一计数值更大的比较计数值，以及通过将比较计数值和第二计数值与阈值相比较来将第一存储块和第二存储块定义为牺牲块。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2014年12月4日提交的申请号为10-2014-0173320的韩国专利申请的优先权，其全部公开内容通过引用整体合并于此。
本专利技术涉及一种电子器件，且更具体地，涉及一种包括半导体存储器件的存储系统及其操作方法。
技术介绍
半导体存储器件是通过使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等半导体材料实现的。半导体存储器件一般被分类为那些易失性的和那些非易失性的。易失性存储器件是在电源被切断时丢失其数据的存储器件。易失性存储器件包括静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器件即便在其电源被切断时，仍保持其存储的数据。非易失性存储器件包括只读存储器(ROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、快闪存储器、相变RAM(PRAM)、磁性RAM(MRAM)、阻变RAM(RRAM)、铁电RAM(FRAM)等。快闪存储器一般被分类为NOR(或非)或者NAND(与非)类型。半导体存储器件包括多个存储块。所述多个存储块的每个包括多个存储器单元。所述多个存储器单元的每个可以是单电平单元或者多电平单元。单电平单元存储1个比特的数据，而多电平单元存储2个或更多个比特的数据。
技术实现思路
各种实施例针对一种具有改进的速度的存储系统及其操作方法。本专利技术的一个方面提供了一种操作包括多个存储块的半导体存储器件的方法，包括：将包括单电平单元的第一存储块的有效页的数目确定为第一计数值；将包括多电平单元的第二存储块的有效页的数目确定为第二计数值；将权重应用到第一计数值以产生比第一计数值更大的比较计数值；以及通过将比较计数值和第二计数值与阈值相比较来将第一存储块和第二存储块中的至少一个定义为牺牲块。作为一个实施例，当第二存储块的每个存储器单元中存储2比特数据时，通过将第一计数值乘以2得到比较计数值。作为一个实施例，当第二存储块的每个存储器单元中存储n比特数据时，通过将第一计数值乘以n得到比较计数值，其中n是大于2的整数。作为一个实施例，当比较计数值小于或等于阈值时，第一存储块可以是牺牲块。作为一个实施例，当第二计数值小于或等于阈值时，第二存储块可以是牺牲块。所述操作半导体存储器件的方法还可以包括：将牺牲块的有效页的数据存储在所述多个存储块中的第三存储块中。所述操作半导体存储器件的方法还可以包括：擦除牺牲块的有效页的数据。本专利技术的另一方面提供了一个存储系统，包括：至少一个半导体存储器件，其包括：包括单电平单元的第一存储块和包括多电平单元的第二存储块；以及控制器，适用于将第一存储块的有效页的数目确定为第一计数值并将第二存储块的有效页的数目确定为第二计数值，通过对第一计数值应用权重来产生比第一计数值更大的比较计数值，以及通过将比较计数值和第二计数值与阈值相比较来将第一存储块和第二存储块中的至少一个定义为牺牲块。作为一个实施例，当第二存储块的每个存储器单元中存储2比特数据时，控制器可以通过将第一计数值乘以2来产生比较计数值。作为一个实施例，当第二存储块的每个存储器单元中存储n比特数据时，控制器可以通过将第一计数值乘以n来产生比较计数值，其中n是大于2大的整数。作为一个实施例，当比较计数值小于或等于阈值时，控制器可以将第一存储块定义为牺牲块。再者，当第二计数值小于或等于阈值时，控制器可以将第二存储块定义为牺牲块。作为一个实施例，半导体存储器件还可以包括第三存储块，控制器可以在第三存储块中存储牺牲块的有效页的数据。作为一个实施例，控制器可以包括：处理单元；以及随机存取存储器(RAM)，且处理单元可以将包括与第一存储块和第二存储块的有效页相对应的物理块地址和逻辑块地址之间的映射关系的映射表存储在RAM中。作为一个实施例，处理单元可以将第一计数值和第二计数值存储在RAM中，并当第一存储块和第二存储块的每个有效页无效时调整第一计数值和第二计数值。当第一存储块和第二存储块的每个有效页无效时，处理单元可以减少第一计数值和第二计数值。本专利技术的又一个方面提供了存储系统和控制器，存储系统包括：至少一个半导体存储器件，其包括：包括存储n比特数据的每个存储器单元的第一存储块和包括存储m比特数据的每个存储器单元的第二存储块，其中n是整数，且m是大于n的整数；控制器
适用于：将第一存储块的有效页的数目确定为第一计数值以及将第二存储块的有效页的数目确定为第二计数值，通过对第一计数值应用权重来产生比第一计数值更大的比较计数值，并通过将比较计数值和第二计数值与阈值相比较来将第一存储块和第二存储块中的至少一个定义为牺牲块。作为一个实施例，权重可以是通过将m除以n得到的值(即，权重＝m/n)。作为一个实施例，当比较计数值小于或等于阈值时，控制器可以将第一存储块定义为牺牲块，而当第二计数值小于或等于阈值时，将第二存储块定义为牺牲块。作为一个实施例，控制器可以包括：随机存取存储器(RAM)和处理单元。随机存取存储器(RAM)适用于包括：存储与第一存储块和第二存储块的有效页相对应的物理块地址和逻辑块地址之间的映射关系的映射表，以及存储第一计数值和第二计数值的计数表；处理单元适用于：当第一存储块和第二存储块的每个有效页无效时，更新映射关系并减少第一计数值和第二计数值。附图说明图1是示出依据本专利技术的一个示例性实施例的存储系统的方框图；图2是示出图1的半导体存储器件中包括的存储块的图；图3是示出依据本专利技术的一个示例性实施例的存储系统的方框图；图4是描述图3的每个半导体存储器件中包括的存储块的图；图5是示出依据本专利技术的一个示例性实施例的计数表的表格；图6是示出依据本专利技术的一个示例性实施例的任意一个存储块中包括的逻辑页的概念图；图7是描述依据本专利技术的一个示例性实施例的控制器的操作方法的流程图；图8是描述依据本专利技术的一个示例性实施例的计数值与阈值相比较的图；图9是描述依据本专利技术的一个示例性实施例的选择至少一个牺牲块的例子；以及图10是示出依据本专利技术的一个示例性实施例的存储系统的方框图。具体实施方式在下文中将参考附图对本专利技术的示例性实施例进行更加完整地描述。在说明书中，将仅包括用于理解本专利技术的内容，而省略其他信息以防止混淆本专利技术的主题。再者，本专利技术可以采用各种形式实现，且不应解释为局限于此处列出的实施例。下面参考附图以详尽地描述本专利技术的示例性实施例以使得本领域普通技术人员能够实施和实践本专利技术。在整个说明书中，需要理解，当元件被称为“连接”或者“耦合”到另一个元件时，其可以直接连接或者耦合到另一个元件，或者可以有介于之中的元件存在。还需要理解，当本文使用术语“包含”、“包含有”、“包括”和/或“包括有”时，指出了所陈述的特征、整体、步骤、操作、元件和/或构件的存在，但并不排除存在或者增加一个或更多个其他的特征、整体、步骤、操作、元件、构件和/或其组合。图1是示出依据本专利技术的一个示例性实施例的存储系统10的方框图。图2是示出图1的半导体存储器件100中包括的存储块BLK1到BLKz的图。参见图1，存储系统10可以包括半导体存储器件100和控制器200。半导体存储器件100可以在控制器200的控制下操作。半导本文档来自技高网...

【技术保护点】
一种操作包括多个存储块的半导体存储器件的方法，所述方法包括：将包括单电平单元的第一存储块的有效页的数目确定为第一计数值；将包括多电平单元的第二存储块的有效页的数目确定为第二计数值；将权重应用于所述第一计数值以产生比所述第一计数值更大的比较计数值；以及通过将所述比较计数值和所述第二计数值与阈值相比较来将所述第一存储块和所述第二存储块中的至少一个定义为牺牲块。

【技术特征摘要】
2014.12.04 KR 10-2014-01733201.一种操作包括多个存储块的半导体存储器件的方法，所述方法包括：将包括单电平单元的第一存储块的有效页的数目确定为第一计数值；将包括多电平单元的第二存储块的有效页的数目确定为第二计数值；将权重应用于所述第一计数值以产生比所述第一计数值更大的比较计数值；以及通过将所述比较计数值和所述第二计数值与阈值相比较来将所述第一存储块和所述第二存储块中的至少一个定义为牺牲块。2.根据权利要求1所述的方法，其中，当所述第二存储块的每个存储器单元中存储2比特数据时，通过将所述第一计数值乘以2得到所述比较计数值。3.根据权利要求1所述的方法，其中，当所述第二存储块的每个存储器单元中存储n比特数据时，通过将所述第一计数值乘以n得到所述比较计数值，其中n是大于2的整数。4.根据权利要求1所述的方法，其中，当所述比较计数值小于或等于所述阈值时，所述第一存储块为所述牺牲块。5.根据权利要求1所述的方法，其中，当所述第二计数值小于或等于所述阈值时，所述第二存储块为所述牺牲块。6.根据权利要求1所述的方法，还包括：将所述牺牲块的有效页的数据存储在所述多个存储块中的第三存储块中。7.根据权利要求6所述...

【专利技术属性】
技术研发人员：李宗珉，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR