显示基板及其制作方法、显示器件技术

本发明专利技术涉及显示技术领域，公开了一种显示基板及其制作方法、显示器件。所述显示基板的制作方法通过对非显示区域的薄膜晶体管的有源层进行等离子体处理，来增加其开启电压，从而减小与显示区域的薄膜晶体管的开启电压的差值，提高薄膜晶体管的阈值电压均一性，提升显示器件的显示质量。

【技术实现步骤摘要】

本专利技术涉及显示
，特别是涉及一种显示基板及其制作方法、显示器件。
技术介绍
在平板显示
，薄膜晶体管液晶显示器件(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、制造成本相对较低等优点，逐渐在当今平板显示市场占据了主导地位。为了降低成本，GOA(Gate Driver on Array)技术也逐渐成熟，这种技术是把栅电极驱动电路集成在阵列基板上，这样就不需要Gate IC，从而达到降低成本的目的。使用GOA技术的阵列基板，GOA区域的大尺寸TFT与像素区域的小尺寸TFT相比，阈值电压存在一定差异。具体为：对于GOA区域的大尺寸TFT，由于沟道的宽长比W/L(宽长比)较大，因此TFT更容易导通，即Vth偏小；对于像素区域的小尺寸TFT，由于沟道的W/L较小，因此TFT不容易导通，即Vth偏大。而GOA区域的大尺寸TFT与像素区域的小尺寸TFT，两者阈值电压Vth的均一性存在一定问题，这会影响到显示效果。
技术实现思路
本专利技术提供一种显示基板及其制作方法、显示器件，用以解决非显示区域与像素区域的TFT阈值电压存在差异，影响显示效果的问题。为解决上述技术问题，本专利技术实施例中提供一种显示基板的制作方法，所述显示基板包括显示区域和非显示区域，所述显示区域包括多个像素区域，所述显示基板包括位于非显示区域的第一薄膜晶体管和位于像素区域的第二薄膜晶体管，所述第一薄膜晶体管的沟道的宽长比大于所述第二薄膜晶体管的沟道的宽长比，所述制作方法包括：通过一次构图工艺形成所述第一薄膜晶体管的有源层和第二薄膜晶体管的有源层；对所述第一薄膜晶体管的有源层进行第一等离子体处理，以增加所述第一薄膜晶体管的开启电压，减小所述第一薄膜晶体管和第二薄膜晶体管的开启电压的差值。本专利技术实施例中还提供一种显示基板，采用如上所述的制作方法制得。本专利技术实施例中还提供一种显示器件，包括上述的显示基板。本专利技术的上述技术方案的有益效果如下：上述技术方案中，通过对非显示区域的薄膜晶体管的有源层进行等离子体处理，来增加其开启电压，从而减小与显示区域的薄膜晶体管的开启电压的差值，提高薄膜晶体管的阈值电压均一性，提升显示器件的显示质量。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1表示显示基板的结构示意图；图2-图4表示本专利技术实施例中显示基板的制作过程示意图；图5表示现有技术中非显示区域和显示区域的薄膜晶体管的转移特效曲线；图6表示本专利技术实施例中非显示区域和显示区域的薄膜晶体管的转移特效曲线。具体实施方式薄膜晶体管因具有体积小、功耗低、制造成本低等优点，被广泛应用在各种显示器件上，如：液晶显示器件，有机发光二极管显示器件。为了保证显示质量，需要保证薄膜晶体管的均一性，包括阈值电压(即开启电压)的均一性，其中，影响阈值电压的一个重要因素为薄膜晶体管的沟道
的宽长比，但是，对于显示器件的非显示区域和显示区域，尤其是高分辨率的显示器件，显示区域的薄膜晶体管的尺寸很小，其沟道的宽长比较小，开启电压较大，而非显示区域的薄膜晶体管的尺寸较大，其沟道的宽长比也较大，开启电压较小，使得显示区域和非显示区域的薄膜晶体管的阈值电压存在差异，影响显示质量。本专利技术要解决的技术问题就是提高显示区域和非显示区域的薄膜晶体管的阈值电压均一性。为了解决该技术问题，本专利技术对非显示区域的薄膜晶体管的有源层进行等离子体处理，以增加其开启电压，减小显示区域和非显示区域的薄膜晶体管的开启电压的差值，提高薄膜晶体管的均一性，提升显示质量。下面将结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。实施例一结合图2-图4所示，本实施例中的显示基板包括显示区域和非显示区域(包括图中的GOA区域)，所述显示区域包括多个像素区域。所述显示基板包括位于非显示区域的第一薄膜晶体管2和位于像素区域的第二薄膜晶体管1，第一薄膜晶体管2的沟道的宽长比大于第二薄膜晶体管1的沟道的宽长比。本实施例中提供一种显示基板的制作方法，包括：通过一次构图工艺形成第一薄膜晶体管2的第一有源层21和第二薄膜晶体管1的第二有源层11；对第一薄膜晶体管2的第一有源层21进行第一等离子体处理，以增加第一薄膜晶体管2的开启电压，减小第一薄膜晶体管2和第二薄膜晶体管1的开启电压的差值。由于非显示区域的薄膜晶体管的开启电压小于显示区域的薄膜晶体管的开启电压，上述制作方法通过对非显示区域的薄膜晶体管的有源层进行第一等离子体处理，来增加其开启电压，从而减小与显示区域的薄膜晶体管的开启电压的差值，提高薄膜晶体管的阈值电压均一性，提升显示器件的显示质量。对比附图5和6可知，当不对第一薄膜晶体管的第一有源层进行第一等离子体处理时，非显示区域的第一薄膜晶体管的开启电压比像素区域的第二薄膜晶体管的开启电压高1.5V左右(参见图5)。采用本专利技术的技术方案对第一薄
膜晶体管的第一有源层进行第一等离子体处理后，非显示区域的第一薄膜晶体管的开启电压比像素区域的第二薄膜晶体管的开启电压高0.2V左右(参见图6)，大大减小了第一薄膜晶体管和第二薄膜晶体管的开启电压的差值。需要说明的是，本实施例中的“第一”、“第二”仅是为了区别，方便描述，并不具有顺序限定的意义。除特别声明外，对薄膜晶体管进行等离子体处理是指：对薄膜晶体管的有源层进行等离子体处理。其中，第一等离子体可以采用N2O、O2、N2等气体。第一等离子体处理的功率p可以为200～2200W，处理时间t可以为5～100s，具体根据非显示区域和显示区域的薄膜晶体管的开启电压的差值来设定，以减小开启电压的差值为目的。本实施例中薄膜晶体管的沟道是指：当薄膜晶体管导通时，有源层位于源电极和漏电极之间的部分形成导电的沟道，用于传输载流子，形成电流。阈值电压(或开启电压)是导通薄膜晶体管所需的最小栅电极电压。沟道的宽长比越大，开启电压越小，反之，沟道的宽长比越小，开启电压越大。等离子体处理的能量越大，获得的薄膜晶体管的开启电压越高。等离子体处理的能量等于p*t。本专利技术的技术方案适用于所有类型的薄膜晶体管。薄膜晶体管的有源层可以由硅半导体材料制得，也可以有金属氧化物半导体材料制得，或其他半导体材料制得。虽然，影响薄膜晶体管的开启电压大小的部分仅为有源层用于形成沟道的部分，但是，为了简化等离子处理的工艺，可以对第一薄膜晶体管2的整个第一有源层21进行第一等离子体处理，参见图3所示。进一步地，如图2所示，形成像素区域的第二薄膜晶体管1的步骤包括：对第二薄膜晶体管1的第二有源层11进行第二等离子体处理，所述第一等离子体处理的能量大于所述第二等离子处理的能量。上述制作方法对显示区域和非显示区域的薄膜晶体管均进行等离子体处理，以同时增加第一薄膜晶体管和第二薄膜晶体管的开启电压，结合图2和图3所示。由于第一薄膜晶体管2的沟道的宽长比大于第二薄膜晶体管1的本文档来自技高网...

【技术保护点】
一种显示基板的制作方法，所述显示基板包括显示区域和非显示区域，所述显示区域包括多个像素区域，所述显示基板包括位于非显示区域的第一薄膜晶体管和位于像素区域的第二薄膜晶体管，所述第一薄膜晶体管的沟道的宽长比大于所述第二薄膜晶体管的沟道的宽长比，其特征在于，所述制作方法包括：通过一次构图工艺形成所述第一薄膜晶体管的有源层和第二薄膜晶体管的有源层；对所述第一薄膜晶体管的有源层进行第一等离子体处理，以增加所述第一薄膜晶体管的开启电压，减小所述第一薄膜晶体管和第二薄膜晶体管的开启电压的差值。

【技术特征摘要】
1.一种显示基板的制作方法，所述显示基板包括显示区域和非显示区域，所述显示区域包括多个像素区域，所述显示基板包括位于非显示区域的第一薄膜晶体管和位于像素区域的第二薄膜晶体管，所述第一薄膜晶体管的沟道的宽长比大于所述第二薄膜晶体管的沟道的宽长比，其特征在于，所述制作方法包括：通过一次构图工艺形成所述第一薄膜晶体管的有源层和第二薄膜晶体管的有源层；对所述第一薄膜晶体管的有源层进行第一等离子体处理，以增加所述第一薄膜晶体管的开启电压，减小所述第一薄膜晶体管和第二薄膜晶体管的开启电压的差值。2.根据权利要求1所述的制作方法，其特征在于，形成第二薄膜晶体管的步骤包括：对所述第二薄膜晶体管的有源层进行第二等离子体处理，所述第一等离子体处理的能量大于所述第二等离子处理的能量。3.根据权利要求2所述的制作方法，其特征在于，所述第一等离子体处理和第二等离子体处理的时间相同，所述第一等离子体处理的功率大于第二等离子体处理的功率。4.根据权利要求3所述的制作方法，其特征在于，所述第一等离子体处理的功...

【专利技术属性】
技术研发人员：杨维，宁策，胡合合，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11