本发明专利技术涉及一种高性能信号处理板，包括电源系统、ARM处理器、FPGA处理器和DSP处理器，电源系统为ARM处理器、FPGA处理器和DSP处理器供电，FPGA处理器通过并行总线分别与ARM处理器和DSP处理器连接；ARM处理器配置FPGA处理器的启动，FPGA处理器配置DSP处理器的启动；FPGA处理器的内部设有通讯管理单元和控制寄存器；ARM处理器设有对外通讯的通讯接口。本发明专利技术具有很高的处理能力和丰富的高可靠性通讯接口，能够满足目前轨道交通领域、工业控制领域中大多数高端控制系统的要求。
【技术实现步骤摘要】
本专利技术涉及电子控制
，具体地说，涉及一种用于电子控制系统中处理数据的信号处理板。
技术介绍
在铁路电气控制系统以及其他工业控制系统中，特别是在一些性能高的实时控制系统中，需要实现对大量数据进行复杂的运算处理、对控制系统进行快速运算、对外设进行快速管理、对外部通讯进行实时管理、对操作系统支持等工作。目前，常用的处理器卡一般采用CPU的构架，为了满足多任务时的要求，需要CPU具有相当高的主频，板卡设计的难度大，芯片发热严重，系统运行的可靠性差。同时，单CPU的构架在运行操作系统时，无法兼顾对大量数据的复杂处理和快速外设管理。
技术实现思路
本专利技术的目的在于针对现有控制系统中在满足多任务要求时运行操作系统无法兼顾大量数据的复杂处理和快速外设管理等上述问题，提供了一种高性能信号处理板，能够在运行操作系统时，兼顾大量数据的复杂处理和快速外设管理，通讯延时短，有效地保证了系统的实时性能。本专利技术的技术方案为：一种高性能信号处理板，包括电源系统、ARM处理器、FPGA处理器和DSP处理器，电源系统为ARM处理器、FPGA处理器和DSP处理器供电，FPGA处理器通过并行总线分别与ARM处理器和DSP处理器连接，ARM处理器运行操作系统，执行控制系统的逻辑运算，FPGA处理器直接进行控制系统的外设管理，DSP处理器执行控制系统的数据运算，并将运算结果发送至ARM处理器和FPGA处理器；ARM处理器配置FPGA处理器的启动，FPGA处理器配置DSP处理器的启动；FPGA处理器的内部设有通讯管理单元和控制寄存器，所述通讯管理单元设置有四个彼此相互独立的内存，第一内存A负责存储ARM处理器发给DSP的命令，DSP处理器从第一内存A读取ARM发出的指令，第二内存B负责存储DSP处理器写入的状态，ARM处理器从第二内存B读取DSP写入的状态，第三内存C负责存储FPGA处理器的状态，ARM处理器和DSP处理器从第三内存C读取FPGA处理器的状态，第四内存D负责存储ARM处理器和DSP处理器的命令，FPGA处理器从第
四内存D读取ARM处理器和DSP处理器的命令；ARM处理器设有对外通讯的通讯接口。本专利技术处理板采用ARM+FPGA+DSP三处理器系统架构，三个处理器分工明确，在FPGA处理器内部针对ARM处理器和DSP处理器分别分配了不同的地址空间，三个处理器之间通过并行总线连接，进行高速通信，通讯延时很短，保证了系统的实时性能。作为优选，在本专利技术上述处理板中，ARM处理器通过SPI总线配置FPGA处理器的启动，FPGA处理器通过并行总线配置DSP处理器的启动，能够实现使用以太网在线更新ARM处理器、FPGA处理器、DSP处理器的程序。作为优选，在本专利技术上述处理板中，所述通讯接口包括10或100或1000兆以太网接口、USB2.0接口、RS232接口、CAN接口、I2C接口，ARM处理器通过上述五种接口与对外连接器连接。上述五种通讯接口均按照工业高可靠性设计，具有10或100或1000兆工业以太网总线、USB2.0总线、RS232总线、CAN总线、I2C总线，与功能子卡配合，可实现MVB总线的扩展。作为优选，在本专利技术上述处理板中，所述通讯接口还包括GPIO接口，该GPIO接口可与其他功能板卡或功能模块连接，具有灵活的配置功能。进一步的，在本专利技术上述处理板中，ARM处理器连接有NAND Flash存储器、NOR Flash存储器、DDR3内存、TF卡和温度传感器。作为优选，在本专利技术上述处理板中，ARM处理器采用支持Windows Embedded CE、Linux、VXWorks、Android、QNX、Integrity的嵌入式操作系统，对目前的主流嵌入式操作系统的支持比较全面。作为优选，在本专利技术上述处理板中，外设管理包括多路模拟量采集、多路模拟量输出、多路继电器控制、多路数字量采集、多路PWM输出控制、多路PWM状态反馈采集。进一步的，在本专利技术上述处理板中，FPGA处理器连接有NORFlash存储器和RTC实时时钟。NOR Flash存储器可进行快速故障记录和数据存储，RTC实时时钟提供精确的实时时钟。进一步的，在本专利技术上述处理板中，FPGA处理器与DSP处理器之间连接有硬件看门狗，FPGA处理器通过硬件看门狗控制DSP处理器强制复位。进一步的，在本专利技术上述处理板中，FPGA处理器设有对外通讯的并行总线接口和GPIO接口，可使用并行总线与其他功能板卡或功能模块进行连接，配置灵活。本专利技术的有益效果为：(1)本专利技术采用ARM+FPGA+DSP三处理器系统架构，ARM处理器运行操作系统，执
行控制系统的逻辑运算，FPGA处理器直接进行控制系统的外设管理，DSP处理器执行控制系统的数据运算，并将运算结果发送至ARM处理器和FPGA处理器，三个处理器分工明确，性能优化，处理能力强；在FPGA处理器内部设有通讯管理单元，针对ARM处理器和DSP处理器分别分配了不同的地址空间，三个处理器之间通过并行总线连接，相互进行高速通信，通讯延时很短，保证了系统的实时性能。(2)本专利技术通讯接口丰富，且对外接口均按照工业高可行标准设计，具有10或100或1000兆工业以太网总线、USB2.0总线、RS232总线、CAN总线、I2C总线，与功能子卡配合，可实现MVB总线的扩展。(3)本专利技术ARM处理器通过SPI总线配置FPGA处理器的启动，FPGA处理器通过并行总线配置DSP处理器的启动，能够实现使用以太网在线更新ARM处理器、FPGA处理器、DSP处理器的程序，便于系统的维护和调试，支持以太网在线观测数据的功能。(4)由于本专利技术具有很高的处理能力和丰富的高可靠性通讯接口，能够满足目前轨道交通领域、工业控制领域中大多数高端控制系统的要求。附图说明图1为本专利技术具体实施例高性能信号处理板的结构框图。图2为本专利技术具体实施例高性能信号处理板内部通讯结构框图。图3为本专利技术具体实施例高性能信号处理板管理工作流程图。具体实施方式下面结合附图说明本专利技术的具体实施方式：参见图1，一种高性能信号处理板，包括电源系统、ARM处理器、FPGA处理器和DSP处理器，电源系统为ARM处理器、FPGA处理器和DSP处理器供电，FPGA处理器通过并行总线分别与ARM处理器和DSP处理器连接，ARM处理器运行操作系统，执行控制系统的逻辑运算，FPGA处理器直接进行控制系统的外设管理，DSP处理器执行控制系统的数据运算，并将运算结果发送至ARM处理器和FPGA处理器，ARM处理器通过SPI总线配置FPGA处理器的启动，FPGA处理器通过并行总线配置DSP处理器的启动。参见图2，FPGA处理器的内部设有通讯管理单元和控制寄存器，所述通讯管理单元设置有四个彼此相互独立的内存，第一内存A负责存储ARM处理器发给DSP的命令，DSP处理器从第一内存A读取ARM发出的指令，第二内存B负责存储DSP处理器写入的状态，ARM处理器从第二内存B读取DSP写入的状态，第三内存C负责存储FPGA处理器的状态，ARM处理器和DSP处理器从
第三内存C读取FPGA处理器的状态，第四内存D负责存储ARM处理器和DSP处理器的命令，FPGA处理器从第四内存D读取ARM处理器和D本文档来自技高网...
【技术保护点】
一种高性能信号处理板，其特征在于：包括电源系统、ARM处理器、FPGA处理器和DSP处理器，电源系统为ARM处理器、FPGA处理器和DSP处理器供电，FPGA处理器通过并行总线分别与ARM处理器和DSP处理器连接；ARM处理器配置FPGA处理器的启动，FPGA处理器配置DSP处理器的启动；FPGA处理器的内部设有通讯管理单元和控制寄存器，所述通讯管理单元设置有四个彼此相互独立的内存，第一内存A负责存储ARM处理器发给DSP的命令，DSP处理器从第一内存A读取ARM发出的指令，第二内存B负责存储DSP处理器写入的状态，ARM处理器从第二内存B读取DSP写入的状态，第三内存C负责存储FPGA处理器的状态，ARM处理器和DSP处理器从第三内存C读取FPGA处理器的状态，第四内存D负责存储ARM处理器和DSP处理器的命令，FPGA处理器从第四内存D读取ARM处理器和DSP处理器的命令；ARM处理器设有对外通讯的通讯接口。
【技术特征摘要】
1.一种高性能信号处理板，其特征在于：包括电源系统、ARM处理器、FPGA处理器和DSP处理器，电源系统为ARM处理器、FPGA处理器和DSP处理器供电，FPGA处理器通过并行总线分别与ARM处理器和DSP处理器连接；ARM处理器配置FPGA处理器的启动，FPGA处理器配置DSP处理器的启动；FPGA处理器的内部设有通讯管理单元和控制寄存器，所述通讯管理单元设置有四个彼此相互独立的内存，第一内存A负责存储ARM处理器发给DSP的命令，DSP处理器从第一内存A读取ARM发出的指令，第二内存B负责存储DSP处理器写入的状态，ARM处理器从第二内存B读取DSP写入的状态，第三内存C负责存储FPGA处理器的状态，ARM处理器和DSP处理器从第三内存C读取FPGA处理器的状态，第四内存D负责存储ARM处理器和DSP处理器的命令，FPGA处理器从第四内存D读取ARM处理器和DSP处理器的命令；ARM处理器设有对外通讯的通讯接口。2.如权利要求1所述的高性能信号处理板，其特征在于：ARM处理器通过SPI总线配置FPGA处理器的启动，FPGA处理器通过并行总线配置DSP处理器的启动。3.如权利要求1所述的高性能信号处理板，其特征在于：所述通讯接口包括10或100或1000兆以太网接口、USB2.0接口、R...
【专利技术属性】
技术研发人员：李震，朱孟祥，张俊杰，
申请(专利权)人：中车青岛四方车辆研究所有限公司，
类型：发明
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。