基于FPGA的高性能组合RS处理器制造技术

本发明专利技术公开了一种基于FPGA的高速组合RS编译码器，主要解决现有技术的可移植性差、运算速度低及纠突发错误弱的问题。其包括发送端缓冲模块、控制模块、RS码编码模块、交织模块、接收端缓冲模块、解交织模块、RS码译码模块七个模块，其中在发送端缓冲模块加入了码长控制信号，将信息组经RS编码后进行交织并将其发送至信道；在接收端缓冲模块分别加入了码长控制信号和修正因子，将接收码组送入解交织模块进行解交织，在RS译码模块采用单时钟上升沿下降沿双控制，并使钱搜索子模块和法尼算法子模块同时工作。本发明专利技术不仅提高了RS编译码器的可移植性和运算速度，而且有效的减少了硬件占用率，有极强的纠突发错误能力，可用于无线通信。

【技术实现步骤摘要】

【技术保护点】
一种基于FPGA的高性能组合RS处理器，包括：发送端缓冲模块（1）、控制模块（2）、RS码编码模块（3）、接收端缓冲模块（4）、RS码译码模块（5），发送端缓冲模块（1）与RS码编码模块（3）相连，其特征在于：RS码编码模块（3）的输出端连接有交织模块（6），用于对编码后码组进行交织处理，并发送至信道；接收端缓冲模块（4）与RS译码模块（5）之间连接有解交织模块（7），用于对经解交织器处理后的码组进行解码，从而恢复编码信息再输出给RS译码模块（5）；发送端缓冲模块（1），设有两个接收信号端，分别用于接收数据总线的数据信息k和码长控制信号ctrl；接收端缓冲模块（4），设有两个接收信号端，分别用...

【技术特征摘要】

【专利技术属性】
技术研发人员：孙蓉，刘景伟，田宇，蔡鑫，白宝明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61