【技术实现步骤摘要】
【国外来华专利技术】201380081046
【技术保护点】
一种半导体器件，包括：混合沟道区，所述混合沟道区包括设置在欧米伽‑FET部分上方的纳米线部分，所述欧米伽‑FET部分设置在鳍式‑FET部分上方；栅极叠置体，所述栅极叠置体设置在所述混合沟道区的暴露表面上，所述栅极叠置体包括栅极电介质层和设置在所述栅极电介质层上的栅极电极；以及源极区和漏极区，所述源极区和漏极区设置在所述混合沟道区的两侧上。
【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，包括：混合沟道区，所述混合沟道区包括设置在欧米伽-FET部分上方的纳米线部分，所述欧米伽-FET部分设置在鳍式-FET部分上方；栅极叠置体，所述栅极叠置体设置在所述混合沟道区的暴露表面上，所述栅极叠置体包括栅极电介质层和设置在所述栅极电介质层上的栅极电极；以及源极区和漏极区，所述源极区和漏极区设置在所述混合沟道区的两侧上。2.根据权利要求1所述的半导体器件，其中，所述混合沟道区的所述纳米线部分和所述鳍式-FET部分实质上由第一半导体材料组成，并且其中，所述欧米伽-FET部分包括双层，所述双层包括实质上由所述第一半导体材料组成的上层和实质上由不同的第二半导体材料组成的下层。3.根据权利要求2所述的半导体器件，其中，所述第一半导体材料是硅，并且所述第二半导体材料是硅锗。4.根据权利要求2所述的半导体器件，其中，所述混合沟道区的所述欧米伽-FET部分的所述下层设置在所述混合沟道区的所述鳍式-FET部分上。5.根据权利要求1所述的半导体器件，其中，所述混合沟道区的所述鳍式-FET部分与体块半导体衬底是连续的。6.根据权利要求5所述的半导体器件，其中，通过浅沟槽隔离(STI)区或者底部栅极隔离(BGI)结构使所述栅极叠置体与所述体块半导体衬底隔离。7.一种半导体器件，包括：混合沟道区，所述混合沟道区包括设置在第二区上方的第一区，所述第二区设置在第三区上方并与所述第三区隔开，并且所述混合沟道区包括设置在所述第一区与所述第二区之间并与所述第一区和所述第二区接触的第四区，其中，所述第一区、所述第二区和所述第三区实质上由第一半导体材料组成，并且其中，所述第四区实质上由不同的第二半导体材料组成；栅极叠置体，所述栅极叠置体设置在所述混合沟道区的暴露表面上，所述栅极叠置体包括栅极电介质层和设置在所述栅极电介质层上的栅极电极；以及源极区和漏极区，所述源极区和漏极区设置在所述混合沟道区的两侧上。8.根据权利要求7所述的半导体器件，其中，所述第一半导体材料是硅，并且所述第二半导体材料是硅锗。9.根据权利要求7所述的半导体器件，其中，所述混合沟道区具有所述源极区与所述漏极区之间的长度，并且其中，在垂直于所述沟道区的长度的方向上，所述第四半导体区比所述第一半导体区、所述第二半导体区和所述第三半导体区中的每个半导体区都短。10.根据权利要求7所述的半导体器件，其中，所述混合沟道区的所述第三区与体块半导体衬底是连续的。11.根据权利要求10所述的半导体器件，其中，通过浅沟槽隔离(STI)区或者底部栅极隔离(BGI)结构使所述栅极叠置体与所述体块半导体衬底隔离。12.一种半导体器件，包括：混合沟道区，所述混合沟道区包括设置在第二区上方并与所述第二区隔开的第一区，所述第二区设置在第三区上方，并且所述混合沟道区包括
\t设置在所述第二区与所述第三区之间并与所述第二区和所述第三区接触的第四区，其中，所述第一区、所述第二区和所述第三区实...
【专利技术属性】
技术研发人员：S·金，R·里奥斯，F·费尔杜斯，K·J·库恩，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。