鳍式场效应晶体管及其制造方法技术

本发明专利技术公开了一种鳍式场效应晶体管的制造方法，包括步骤：提供具有鳍的半导体衬底，鳍之间形成有隔离；在鳍上形成伪栅器件，并覆盖伪栅器件两侧形成层间介质层；去除伪栅极，以形成开口；进行离子注入，在开口下的鳍内形成穿通停止层，同时，在源漏区内侧的鳍中形成反射掺杂层；在开口中形成替代栅。本发明专利技术减小了结漏和结电容，有利于改善器件的阈值电压，尤其在器件尺寸不断缩小时，可抑制阈值电压的卷曲，改善器件的短沟道效应。

【技术实现步骤摘要】

本专利技术属于半导体制造领域，尤其涉及一种鳍式场效应晶体管及其制造方法。
技术介绍
随着半导体器件的高度集成，MOSFET沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响器件性能的主导因素，这种现象统称为短沟道效应。短沟道效应会恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。目前，为了解决短沟道效应的问题，提出了鳍式场效应晶体管(Fin-FET)的立体器件结构，Fin-FET是具有鳍型沟道结构的晶体管，它利用薄鳍的几个表面作为沟道，从而可以防止传统晶体管中的短沟道效应，同时可以增大工作电流。在Fin-FET的制造工艺中，为了减小源区和漏区之间的漏电流，可以在鳍的下部形成穿通停止层(PTSL,Punch-Though-StopLayer)，通常在形成鳍和隔离之后，通过离子注入来在鳍中形成该穿通停止层，然而，问题在于，由于鳍的边缘处的穿通停止层的掺杂浓度不均匀，在栅长不断缩小后，尤其是小于20nm以后，源区和漏区的漏电流增大，短沟道效应也更加明显。
技术实现思路
本专利技术的目的在于克服现有技术中的不足，提供一种鳍式场效应晶体管及其制造方法，减小结漏和结电容，改善短沟道效应。为实现上述目的，本专利技术的技术方案为：一种鳍式场效应晶体管的制造方法，包括步骤：提供具有鳍的半导体衬底，鳍间形成有隔离；在鳍上形成伪栅器件，并覆盖伪栅极两侧形成层间介质层；去除伪栅极，以形成开口；进行离子注入，在开口下的鳍内形成穿通停止层，同时，在源漏区内侧的鳍中形成反射掺杂层；在开口中形成替代栅。可选的，所述离子注入为垂直角度的离子注入。可选的，离子注入的剂量范围为1E12至1E14cm-2，能量范围为10至150KEV。可选的，在鳍上分别形成第一类型伪栅器件和第二类型伪栅器件。可选的，在开口中分别形成第一替代栅和第二替代栅。此外，本专利技术还提供了一种鳍式场效应晶体管，包括：半导体衬底；衬底上的鳍，鳍间形成有隔离；鳍上的器件结构；栅极之下的鳍中的穿通停止层，以及源漏区内侧的鳍中的反射掺杂层，反射掺杂层与穿通停止层具有相同的掺杂类型。可选的，所述器件结构包括第一类型器件结构和第二类型器件结构。本专利技术的鳍式场效应晶体管及其制造方法，在去除伪栅极之后，进行穿通停止层的离子注入，使得穿通停止层仅形成在栅极下的鳍中，而源漏区下并未形成该穿通停止层的掺杂区，从而减小结漏(junctionleakage)和结电容(junctioncapacitance)；在离子注入的同时，由于伪栅器件的侧墙的存在，使得靠近侧墙的离子反射注入至侧墙下源漏区内侧的鳍中，在沟道的两侧形成反射掺杂区，该掺杂区有利于改善器件的阈值电压，尤其在器件尺寸不断缩小时，沟道两侧的反射掺杂区越来越靠近，可抑制阈值电压的卷曲(Vtroll-off)，改善器件的短沟道效应。附图说明为了更清楚地说明本专利技术实施的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1示出了本专利技术的鳍式场效应晶体管的制造方法的流程图；图2-图10B为根据本专利技术实施例制造鳍式场效应晶体管的各个制造过程中的截面结构示意图，其中，图2-图10为各个制造过程中晶体管的俯视示意图，图2A-10A为沿俯视图中AA向的截面结构示意图，图5B-10B为沿腐蚀图中BB向的截面结构示意图；图11为现有技术PTSL晶体管与本专利技术实施例的PTSL晶体管的鳍中掺杂浓度分布对比示意图；图12为现有技术PTSL晶体管与本专利技术实施例的PTSL晶体管的阈值电压卷曲对比示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术结合示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。需要说明的是，在本专利技术的附图中，相同序号的附图，如图2和图2A，图6和图6A、图6B，为同一制造过程中晶体管的不同方向的示意图，其中，图2-图10为各个制造过程中晶体管的俯视示意图，图2A-10A为沿俯视图中AA向的截面结构示意图，图5B-10B为沿腐蚀图中BB向的截面结构示意图。在本专利技术中，提出了一种鳍式场效应晶体管的制造方法，包括：提供具有鳍的半导体衬底，鳍之间形成有隔离；在鳍上形成伪栅器件，并覆盖伪栅器件两侧形成层间介质层；去除伪栅极，以形成开口；进行离子注入，在开口下的鳍内形成穿通停止层，同时，在源漏区内侧的鳍中形成反射掺杂层；在开口中形成替代栅。在本专利技术的技术方案中，在去除伪栅极之后，进行穿通停止层的离子注入，使得穿通停止层仅形成在栅极区域下的鳍中，而源漏区下并未形成该穿通停止层的掺杂区，从而减小结漏(junctionleakage)和结电容(junctioncapacitance)；同时，在离子注入时，由于伪栅器件的侧墙的存在，使得靠近侧墙的离子反射注入至侧墙下源漏区内侧的鳍中，在沟道的两侧形成反射掺杂区，该掺杂区有利于改善器件的阈值电压，尤其在器件尺寸不断缩小时，沟道两侧的反射掺杂区越来越靠近，可抑制阈值电压的卷曲(Vtroll-off)，改善器件的短沟道效应。为了更好的理解本专利技术的技术方案和技术效果，以下将结合制造方法的流程示意图图1对具体的实施例进行详细的描述。在步骤S01，提供具有鳍106的半导体衬底100，鳍106之间形成有隔离108，参考图4和图4A(图4的AA向截面示意图)所示。在本专利技术实施例中，所述半导体衬底100可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，SiliconOnInsulator)或GOI(绝缘体上锗，GermaniumOnInsulator)等，还可以为包括其他元素半导体或化合物半导体的衬底，例本文档来自技高网...

【技术保护点】
一种鳍式场效应晶体管的制造方法，其特征在于，包括步骤：提供具有鳍的半导体衬底，鳍间形成有隔离；在鳍上形成伪栅器件，并覆盖伪栅极两侧形成层间介质层；去除伪栅极，以形成开口；进行离子注入，在开口下的鳍内形成穿通停止层，同时，在源漏区内侧的鳍中形成反射掺杂层；在开口中形成替代栅。

【技术特征摘要】
1.一种鳍式场效应晶体管的制造方法，其特征在于，包括步骤：
提供具有鳍的半导体衬底，鳍间形成有隔离；
在鳍上形成伪栅器件，并覆盖伪栅极两侧形成层间介质层；
去除伪栅极，以形成开口；
进行离子注入，在开口下的鳍内形成穿通停止层，同时，在源漏区内
侧的鳍中形成反射掺杂层；
在开口中形成替代栅。
2.根据权利要求1所述的制造方法，其特征在于，所述离子注入为垂
直角度的离子注入。
3.根据权利要求2所述的制造方法，其特征在于，离子注入的剂量范
围为1E12至1E14cm-2，能量范围为10至150KEV。
4....

【专利技术属性】
技术研发人员：许淼，朱慧珑，赵利川，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11