一种移位寄存器单元、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器单元、栅极驱动电路及显示装置，包括：输入模块、第一控制模块、第二控制模块、第三控制模块、第一输出模块与第二输出模块；其中，通过上述六个模块的相互配合，可以仅通过调整输入信号端的有效脉冲信号的时长来控制驱动信号输出端输出的扫描信号的时长；并且由于通过第一参考信号端和第二参考信号端控制驱动信号输出端的电位，可以提高驱动信号输出端的稳定性。并且与现有技术通过结构复杂的栅极驱动电路来控制驱动信号输出端输出的扫描信号的时长相比，可以降低栅极驱动电路的难度，以及降低工艺复杂问题，从而降低成本。

【技术实现步骤摘要】

本专利技术涉及显示
，特别涉及一种移位寄存器单元、栅极驱动电路及显示装置。
技术介绍
随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，阵列移位寄存器单元行驱动(GateDriveronArray，GOA)技术将薄膜晶体管(ThinFilmTransistor，TFT)栅极开关电路集成在显示面板的阵列移位寄存器单元上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(IntegratedCircuit，IC)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制备工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高产能和良率。现有的栅极驱动电路通常由多个级联的移位寄存器单元组成，通过各级移位寄存器单元实现依次向显示面板上的各行栅线输入扫描信号。因此对于一些需要根据实际情况调节每一行栅线的扫描时长的显示装置是不适用的。目前，虽然可以通过改变移位寄存器单元的结构来实现扫描时长的调节，但是这使得移位寄存器单元的结构较复杂以及栅极驱动电路中移位寄存器单元的级联关系也不同，从而导致现有的栅极驱动电路在需要根据实际情况调节栅线的扫描时长的显示装置上的应用难度加大，生产成本增加。
技术实现思路
本专利技术实施例提供一种移位寄存器单元、栅极驱动电路及显示装置，不仅结构简单，而且只需通过改变输入信号端的有效脉冲信号的时长即可调节驱动信号输出端输出的扫描信号的时长，从而可以降低工艺复杂度，降低成本。因此，本专利技术实施例提供了一种移位寄存器单元，包括：输入模块、第一控制模块、第二控制模块、第三控制模块、第一输出模块与第二输出模块；其中，所述输入模块的第一端与第一时钟信号端相连，第二端与输入信号端相连，第三端与第一节点相连；所述输入模块用于在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点；所述第一控制模块的第一端与所述输入信号端相连，第二端与所述第一时钟信号端相连，第三端与第二时钟信号端相连，第四端与第一参考信号端相连，第五端与第二节点相连；所述第一控制模块用于在所述输入信号端的控制下将所述第二时钟信号端的信号提供给所述第二节点，在所述第二时钟信号端的控制下将所述第一参考信号端的信号提供给所述第二节点，以及在所述第二节点处于浮接状态时，保持所述第二节点与所述第一时钟信号端之间的电压差稳定；所述第二控制模块的第一端与所述第一时钟信号端相连，第二端与所述第一参考信号端相连，第三端与所述第二节点相连，第四端与第三节点相连；所述第二控制模块用于在所述第二节点和所述第一时钟信号端的共同控制下，将所述第一参考信号端的信号提供给所述第三节点；所述第三控制模块的第一端与所述第二参考信号端相连，第二端与所述第一节点相连，第三端与所述第三节点相连；所述第三控制模块用于在所述第一节点的控制下将所述第二参考信号端的信号提供给所述第三节点；所述第一输出模块的第一端与所述第一参考信号端相连，第二端与所述第一节点相连，第三端与所述移位寄存器单元的驱动信号输出端相连；所述第一输出模块用于在所述第一节点的控制下将所述第一参考信号端的信号提供给所述驱动信号输出端，以及在所述第一节点处于浮接状态时，保持所述第一节点与所述驱动信号输出端之间的电压差稳定；所述第二输出模块的第一端与所述第二参考信号端相连，第二端与所述第三节点相连，第三端与所述驱动信号输出端相连；所述第二输出模块用于在所述第三节点的控制下将所述第二参考信号端的信号提供给所述驱动信号输出端，以及在所述第三节点处于浮接状态时，保持所述第三节点与所述第二参考信号端之间的电压差稳定。在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器单元中，所述输入模块包括：第一开关晶体管；其中，所述第一开关晶体管的栅极与所述第一时钟信号端相连，源极与所述输入信号端相连，漏极与所述第一节点相连。在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器单元中，所述第一控制模块包括：第二开关晶体管、第三开关晶体管和第一电容；其中，所述第二开关晶体管的栅极与所述输入信号端相连，源极与所述第二时钟信号端相连，漏极与所述第二节点相连；所述第三开关晶体管的栅极与所述第二时钟信号端相连，源极与所述第一参考信号端相连，漏极与所述第二节点相连；所述第一电容的第一端与所述第一时钟信号端相连，第二端与所述第二节点相连。在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器单元中，所述第二控制模块包括：第四开关晶体管和第五开关晶体管；其中，所述第四开关晶体管的栅极与所述第二节点相连，源极与所述第一参考信号端相连，漏极与所述第五开关晶体管的源极相连；所述第五开关晶体管的栅极与所述第一时钟信号端相连，漏极与所述第三节点相连。在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器单元中，所述第三控制模块包括：第六开关晶体管；其中，所述第六开关晶体管的栅极与所述第一节点相连，源极与所述第二参考信号端相连，漏极与所述第三节点相连。在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器单元中，所述第一输出模块包括：第七开关晶体管和第二电容；其中，所述第七开关晶体管的栅极与所述第一节点相连，源极与所述第一参考信号端相连，漏极与所述驱动信号输出端相连；所述第二电容的第一端与所述第一节点相连，第二端与所述驱动信号输出端相连。在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器单元中，所述第二输出模块包括：第八开关晶体管和第三电容；其中，所述第八开关晶体管的栅极与所述第三节点相连，源极与所述第二参考信号端相连，漏极与所述驱动信号输出端相连；所述第三电容的第一端与所述第三节点相连，第二端与所述第二参考信号端相连。在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器单元中，当所述输入信号端的有效脉冲信号为高电位时，所有开关晶体管均为P型开关晶体管；当所述输入信号端的有效脉冲信号为低电位时，所有开关晶体管均为N型开关晶体管。相应地，本专利技术实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述任一种移位寄存器单元；其中，第一级移位寄存器单元的输入信号端与帧触发信号端相连；...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：输入模块、第一控制模块、第二控制模块、第三控制模块、第一输出模块与第二输出模块；其中，所述输入模块的第一端与第一时钟信号端相连，第二端与输入信号端相连，第三端与第一节点相连；所述输入模块用于在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点；所述第一控制模块的第一端与所述输入信号端相连，第二端与所述第一时钟信号端相连，第三端与第二时钟信号端相连，第四端与第一参考信号端相连，第五端与第二节点相连；所述第一控制模块用于在所述输入信号端的控制下将所述第二时钟信号端的信号提供给所述第二节点，在所述第二时钟信号端的控制下将所述第一参考信号端的信号提供给所述第二节点，以及在所述第二节点处于浮接状态时，保持所述第二节点与所述第一时钟信号端之间的电压差稳定；所述第二控制模块的第一端与所述第一时钟信号端相连，第二端与所述第一参考信号端相连，第三端与所述第二节点相连，第四端与第三节点相连；所述第二控制模块用于在所述第二节点和所述第一时钟信号端的共同控制下，将所述第一参考信号端的信号提供给所述第三节点；所述第三控制模块的第一端与所述第二参考信号端相连，第二端与所述第一节点相连，第三端与所述第三节点相连；所述第三控制模块用于在所述第一节点的控制下将所述第二参考信号端的信号提供给所述第三节点；所述第一输出模块的第一端与所述第一参考信号端相连，第二端与所述第一节点相连，第三端与所述移位寄存器单元的驱动信号输出端相连；所述第一输出模块用于在所述第一节点的控制下将所述第一参考信号端的信号提供给所述驱动信号输出端，以及在所述第一节点处于浮接状态时，保持所述第一节点与所述驱动信号输出端之间的电压差稳定；所述第二输出模块的第一端与所述第二参考信号端相连，第二端与所述第三节点相连，第三端与所述驱动信号输出端相连；所述第二输出模块用于在所述第三节点的控制下将所述第二参考信号端的信号提供给所述驱动信号输出端，以及在所述第三节点处于浮接状态时，保持所述第三节点与所述第二参考信号端之间的电压差稳定。...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：输入模块、第一控制模块、
第二控制模块、第三控制模块、第一输出模块与第二输出模块；其中，
所述输入模块的第一端与第一时钟信号端相连，第二端与输入信号端相
连，第三端与第一节点相连；所述输入模块用于在所述第一时钟信号端的控制
下将所述输入信号端的信号提供给所述第一节点；
所述第一控制模块的第一端与所述输入信号端相连，第二端与所述第一时
钟信号端相连，第三端与第二时钟信号端相连，第四端与第一参考信号端相连，
第五端与第二节点相连；所述第一控制模块用于在所述输入信号端的控制下将
所述第二时钟信号端的信号提供给所述第二节点，在所述第二时钟信号端的控
制下将所述第一参考信号端的信号提供给所述第二节点，以及在所述第二节点
处于浮接状态时，保持所述第二节点与所述第一时钟信号端之间的电压差稳
定；
所述第二控制模块的第一端与所述第一时钟信号端相连，第二端与所述第
一参考信号端相连，第三端与所述第二节点相连，第四端与第三节点相连；所
述第二控制模块用于在所述第二节点和所述第一时钟信号端的共同控制下，将
所述第一参考信号端的信号提供给所述第三节点；
所述第三控制模块的第一端与所述第二参考信号端相连，第二端与所述第
一节点相连，第三端与所述第三节点相连；所述第三控制模块用于在所述第一
节点的控制下将所述第二参考信号端的信号提供给所述第三节点；
所述第一输出模块的第一端与所述第一参考信号端相连，第二端与所述第
一节点相连，第三端与所述移位寄存器单元的驱动信号输出端相连；所述第一
输出模块用于在所述第一节点的控制下将所述第一参考信号端的信号提供给
所述驱动信号输出端，以及在所述第一节点处于浮接状态时，保持所述第一节
点与所述驱动信号输出端之间的电压差稳定；
所述第二输出模块的第一端与所述第二参考信号端相连，第二端与所述第

\t三节点相连，第三端与所述驱动信号输出端相连；所述第二输出模块用于在所
述第三节点的控制下将所述第二参考信号端的信号提供给所述驱动信号输出
端，以及在所述第三节点处于浮接状态时，保持所述第三节点与所述第二参考
信号端之间的电压差稳定。
2.如权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包
括：第一开关晶体管；其中，
所述第一开关晶体管的栅极与所述第一时钟信号端相连，源极与所述输入
信号端相连，漏极与所述第一节点相连。
3.如权利要求1所述的移位寄存器单元，其特征在于...

【专利技术属性】
技术研发人员：马占洁，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11