像素驱动电路、像素结构及像素驱动方法技术

本发明专利技术公开了一种像素驱动电路、像素结构及像素驱动方法。该像素驱动电路包括：驱动晶体管M2；电容结构C；与所述驱动晶体管M2并联的补偿晶体管M4，栅极与所述电容结构C的第一端连接；电压写入电路，用于在写入阶段将数据信号的数据电压和所述补偿晶体管M4的阈值电压写入到所述电容结构C的第一端；在发光阶段，第一通道和第二通道同时导通；所述第一通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述驱动晶体管M2的通道；所述第二通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述补偿晶体管M4的通道。所述第一通道中仅设置有一个晶体管。本发明专利技术改善了显示均匀性。

【技术实现步骤摘要】

本专利技术涉及像素驱动
，特别是一种能够改善显示不均匀现象的像素驱动电路、像素结构及像素驱动方法。
技术介绍
在如图1所示的传统的由电流或电压驱动的像素结构中，数据信号输入驱动晶体管的栅极的同时对电容结构C进行充电，之后利用存储在电容结构C中的电量来控制驱动晶体管的导通程度，实现对发光器件的电流的控制。在发光阶段，流过发光器件的电流的电流强度为：0.5μ*Cox*W/L*(Vgs-Vth)2，其中：μ为载流子迁移率，Cox为驱动晶体管的等效电容，W/L为驱动晶体管的宽长比，Vgs为发光阶段驱动晶体管的栅源电压差，Vth为驱动晶体管的阈值电压。然而驱动晶体管的Vth并不是固定不变的，其随着工作时间会发生漂移，导致显示器件出现显示不均匀现象，即：在相同的数据信号的驱动下，不同的像素单元会呈现出不同的亮度。为了避免上述显示不均匀现象的发生，针对驱动晶体管阈值电压的漂移，现有技术中已有各种补偿方案。各种补偿方案无一例外的都是通过将阈值电压和数据电压写入到电容，因此在发光阶段由电容维持的驱动晶体管的栅极的电压中会包括驱动晶体管的阈值电压，使得最终流过发光器件的电流的电流强度与阈值电压无关。但现有的具备阈值补偿的驱动电路中，如图2所示，无一例外的都包括位于第一电源信号输入端子VDD和第二电源信号输入端子VSS之间，与驱动晶体管M2串联的一个导通控制管T1。在电容结构C通过图2中箭头所示的方向放电，将阈值电压写入到电容结构C时，T1是关断的，以防止第一电源信号输入到电容结构C为电容结构C充电。而在发光阶段，T1需要导通。如图2所示，T1是串联在VDD到VSS之间的通路中，其电性能参数(包括阈值电压等)的改变必然会改变VDD-T1-M2-发光器件-VSS这条通道上的电流，而现有技术并没有对T1的阈值电压漂移进行补偿，在其他参数不变的情况下，T1的阈值电压漂移毫无疑问会影响到通路的电流。因此现有技术的具备对驱动晶体管的阈值电压进行补偿的驱动电路在显示均匀性方面还存在改善空间。
技术实现思路
本专利技术实施例的目的在于提供一种像素驱动电路、像素结构及像素驱动方法，提高像素结构的显示均匀特性。为实现上述目的，本专利技术提供了一种像素驱动电路，用于驱动像素结构中的发光器件，所述像素驱动电路包括：与发光器件串联的驱动晶体管M2，第一极与第一电源信号输入端子VDD连接，第二极与第二电源信号输入端子VSS连接；电容结构C，第一端和驱动晶体管M2的栅极连接；所述像素驱动电路还包括：与所述驱动晶体管M2并联的补偿晶体管M4，第一极与第一电源信号输入端子VDD连接，第二极与第二电源信号输入端子VSS连接，栅极与所述电容结构C的第一端连接；电压写入电路，用于在写入阶段将数据信号的数据电压和所述补偿晶体管M4的阈值电压写入到所述电容结构C的第一端；在发光阶段，第一通道和第二通道同时导通；所述第一通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述驱动晶体管M2的通道；所述第二通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述补偿晶体管M4的通道。所述第一通道中仅设置有一个晶体管。上述的像素驱动电路，其中，所述电压写入电路具体用于：在放电写入阶段，控制所述电容结构C通过所述补偿晶体管M4进行放电，使得所述电容结构C第一端的电压值等于所述补偿晶体管M4的阈值电压；在充电写入阶段，利用所述数据信号对所述电容结构C进行充电，使得所述电容结构C第一端的电压值为所述数据信号的电压值和所述补偿晶体管M4的阈值电压的和值。上述的像素驱动电路，其中，所述电压写入电路还用于在放电写入阶段之前的预充电阶段，对所述电容结构C进行预充电，使得所述电容结构C第一端的电压值大于所述补偿晶体管M4的阈值电压。上述的像素驱动电路，其中，所述电压写入电路在预充电阶段，具体用于利用所述数据信号或所述第一电源信号对所述电容结构进行充电。上述的像素驱动电路，其中，所述电压写入电路具体包括：在所述写入阶段导通，在所述发光阶段关断的扫描晶体管M1，第一极与所述数据信号输入端子Data连接；在预充电阶段、放电写入阶段和发光阶段关断，在充电写入阶段导通的第一写入控制晶体管M5，第一极与所述扫描晶体管M1的第二极连接，第二极与所述电容结构C的第二端连接；在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断的第二写入控制晶体管M8，第一极与所述第一写入控制晶体管M5的第二极连接，第二极与第二电源输入端子VSS连接；在预充电阶段导通，在放电写入阶段、充电写入阶段和发光阶段关断的第三写入控制晶体管M7，第一极与所述第一写入控制晶体管M5的第一极连接，第二极与所述电容结构C的第一端连接；在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断的第四写入控制晶体管M6，第一极与所述电容结构C的第一端连接，第二极与所述补偿晶体管M4的第一极连接。上述的像素驱动电路，其中，所述像素驱动电路还包括：在所述写入阶段关断，在所述发光阶段导通的工作时间控制晶体管M3，第一极与所述第一电源信号输入端子VDD连接，第二极与所述补偿晶体管M4的第一极连接。为实现本专利技术实施例的目的，本专利技术实施例还提供了一种像素结构，包括发光器件及上述任意的像素驱动电路。为实现本专利技术实施例的目的，本专利技术实施例还提供了一种像素驱动方法，用于驱动与驱动晶体管串联的发光器件，其中，所述像素驱动方法包括：电压写入步骤，在写入阶段将数据信号的数据电压和与所述驱动晶体管M2并联的补偿晶体管M4的阈值电压写入到第一端和驱动晶体管M2的栅极连接的电容结构C的第一端；导通控制步骤，在发光阶段，控制第一通道和第二通道同时导通；所述补偿晶体管M4的第一极与第一电源信号输入端子VDD连接，第二极与第二电源信号输入端子VSS连接，栅极与所述电容结构C的第一端连接；所述第一通道为：第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述驱动晶体管M2的通道；所述第二通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述补偿晶体管M4的通道。所述第一通道中仅设置有一个晶体管。上述的像素驱动方法，其中，所述电压写入步骤具体包括：在放电写入阶段，控制所述电容结构C通过所述补偿晶体管M4进行放电，使得所述本文档来自技高网...

【技术保护点】
一种像素驱动电路，用于驱动像素结构中的发光器件，所述像素驱动电路包括：与发光器件串联的驱动晶体管(M2)，第一极与第一电源信号输入端子(VDD)连接，第二极与第二电源信号输入端子(VSS)连接；电容结构(C)，第一端和驱动晶体管(M2)的栅极连接；其特征在于，所述像素驱动电路还包括：与所述驱动晶体管(M2)并联的补偿晶体管(M4)，第一极与第一电源信号输入端子(VDD)连接，第二极与第二电源信号输入端子(VSS)连接，栅极与所述电容结构(C)的第一端连接；电压写入电路，用于在写入阶段将数据信号的数据电压和所述补偿晶体管(M4)的阈值电压写入到所述电容结构(C)的第一端；在发光阶段，第一通道和第二通道同时导通；所述第一通道为：所述第一电源信号输入端子(VDD)和第二电源信号输入端子(VSS)之间经过所述驱动晶体管(M2)的通道；所述第二通道为：所述第一电源信号输入端子(VDD)和第二电源信号输入端子(VSS)之间经过所述补偿晶体管(M4)的通道；所述第一通道中仅设置有一个晶体管。

【技术特征摘要】
1.一种像素驱动电路，用于驱动像素结构中的发光器件，所述像素驱动
电路包括：
与发光器件串联的驱动晶体管(M2)，第一极与第一电源信号输入端子
(VDD)连接，第二极与第二电源信号输入端子(VSS)连接；
电容结构(C)，第一端和驱动晶体管(M2)的栅极连接；
其特征在于，所述像素驱动电路还包括：
与所述驱动晶体管(M2)并联的补偿晶体管(M4)，第一极与第一电源
信号输入端子(VDD)连接，第二极与第二电源信号输入端子(VSS)连接，
栅极与所述电容结构(C)的第一端连接；
电压写入电路，用于在写入阶段将数据信号的数据电压和所述补偿晶体管
(M4)的阈值电压写入到所述电容结构(C)的第一端；
在发光阶段，第一通道和第二通道同时导通；
所述第一通道为：所述第一电源信号输入端子(VDD)和第二电源信号
输入端子(VSS)之间经过所述驱动晶体管(M2)的通道；
所述第二通道为：所述第一电源信号输入端子(VDD)和第二电源信号
输入端子(VSS)之间经过所述补偿晶体管(M4)的通道；
所述第一通道中仅设置有一个晶体管。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述电压写入电
路具体用于：
在放电写入阶段，控制所述电容结构(C)通过所述补偿晶体管(M4)进
行放电，使得所述电容结构(C)第一端的电压值等于所述补偿晶体管(M4)
的阈值电压；
在充电写入阶段，利用所述数据信号对所述电容结构(C)进行充电，使
得所述电容结构(C)第一端的电压值为所述数据信号的电压值和所述补偿晶
体管(M4)的阈值电压的和值。
3.根据权利要求2所述的像素驱动电路，其特征在于，所述电压写入电
路还用于在放电写入阶段之前的预充电阶段，对所述电容结构(C)进行预充

\t电，使得所述电容结构(C)第一端的电压值大于所述补偿晶体管(M4)的阈
值电压。
4.根据权利要求3所述的像素驱动电路，其特征在于，所述电压写入电
路在预充电阶段，具体用于利用所述数据信号或所述第一电源信号对所述电容
结构进行充电。
5.根据权利要求4所述的像素驱动电路，其特征在于，所述电压写入电
路具体包括：
在所述写入阶段导通，在所述发光阶段关断的扫描晶体管(M1)，第一极
与所述数据信号输入端子(Data)连接；
在预充电阶段、放电写入阶段和发光阶段关断，在充电写入阶段导通的第
一写入控制晶体管(M5)，第一极与所述扫描晶体管(M1)的第二极连接，
第二极与所述电容结构(C)的第二端连接；
在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断的第
二写入控制晶体管(M8)，第一极与所述第一写入控制晶体管(M5)的第二
极连接，第二极与第二电源输入端子(VSS)连接；
在预充电阶段导通，在放电写入阶段、充电写入阶段和发光阶段关断的第
三写入控制晶体管(M7)，第一极与所述第一写入控制晶体管(M5)的第一
极连接，第二极与所述电容结构(C)的第一端连接；
在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断的第
四写入控制晶体管(M6)，第一极与所述电容结构(C)的第一端连接，第二
极与所述补偿晶体管(M4)的第一极连接。
6.根据权利要求1-5中任意一项所述的像素驱动电路，其特征在于，所
述像素驱动电路还包括：
在所述写入阶段关断，在所述发光阶段导通的工作时间控制晶体管(M3)，
第一极与所述第一电源信号输入端子(VDD)连接，第二极与所述补偿晶体
管(M4)的第一...

【专利技术属性】
技术研发人员：钱先锐，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11