一种背面照明式光传感器数组的集成电路，其形成在薄化的电路晶圆，硅是至少在基板剥离区移除，其中掺杂边缘接触环围绕所述基板剥离区，所述边缘‑接触环形成在晶圆相同的第一侧中如同多个晶体管，且在晶圆的背面。背面金属被设置在晶圆的背面，所述背面金属具有在光传感器上的窗口开孔和具有在基板剥离区周围接触所述边缘‑接触环的侧壁。所述边缘‑接触环是在提供结构支撑和薄化所述装置晶圆之前形成在所述装置晶圆的第一侧中。基板剥离的区域，如焊垫开口和保护环开口，是通过除去硅暴露所述边缘‑接触区形成，并且背面金属是与侧壁的金属沉积在基板剥离区的边缘，从而接触所述边缘接触区。
【技术实现步骤摘要】
【专利说明】
技术介绍
制程损坏制程损坏可能会发生在集成电路的制造加工过程中，这种损坏可能会出现在保护电路被完全形成之前，并且可能肇因于离子蚀刻、离子布值或涉及电浆和带电粒子束的其它制程步骤产生之电荷积累和感应电压。这个制程损坏可能肇因于在电浆蚀刻时用以离子化气体的射频场在晶圆上的互连或其它在晶圆上的金属形状的感应电压以及其它原因。这个电荷必须在其到达可对电路装置产生致命的水平之前消除。制程损坏可能会产生，因为在集成电路(ICs)上大的金属的形状可作为天线，在制程中拾取显著的感应电压，尤其是涉及射频场诸如溅射和电浆蚀刻的制程。这些感应电压具有造成电路损坏的潜力。例如，光传感器数组集成电路可具有光子阻挡金属的环，围绕光传感器或数组本身，覆盖对整体IC操作为必要的是，但所述电路的操作是可能受光的不利影响。大光子挡环可以充当天线，拾取在加工过程中涉及到这么高的射频场的高感应电压。高感应电压引起的损害可能永久性地损坏结构，例如借由包括大光子阻挡环的电浆蚀亥IJ，或者在集成电路上的附加层溅射沉积这样的处理步骤中在集成电路上击穿栅极氧化物和突波通过接触点。在所有方法中，这样的制程损坏可在集成电路的制程中被最小化，是以确保在金属层上的所有大的形状被耦合到在集成电路上的扩散区域。噪声、杂散电荷和保护环在光传感器数组电路中的电荷也可能来自光子撞击一个光传感器数组电路的暴露的半导体区域。这包括所述数组的光传感器，以及周边电路。如果允许积累，这些电荷可以干扰电路的运作。类似地，噪声可以从开关逻辑电路通过接合线电阻和电流突波耦合到敏感的模拟电路，可以期望用“保护环”结构隔离集成电路的部分，其分离电路为数字和模拟的各部分，且其通过吸收杂散电荷作为隔离敏感电路，尽管它们不必总是围绕敏感的电路形成完整的环结构。焊垫已知在集成电路的技术中电路耦合到集成电路(IC)的焊垫是有可能损坏，当那些焊垫变成耦合至带有静电荷的外导体；这种带电的导体是可为装置测试、处理或组装的机器、必须触摸电路的工人、用手拿取所述部分的好奇的消费者或甚至装置储存袋或管件的部分。通常，集成电路的设计师结合静电放电(ESD)保护电路来消散这种静电荷而不会损坏其集成电路，且IC的可靠性测试的一部分包括测试他们设计的效用。一个常见的ESD测试在JS-001-2012和MIL-STD-883H模型中标准化一个带电的手指成为10pF的电容和一个1500奥姆的放电电阻。在测试过程中，完全充电的电容器通过电阻器和通过焊接线放电到所述集成电路的焊垫；典型测试包括将电容器充电至1500伏或更大。其它静电放电测试模型存在，包括机器模型和带电装置模型；测试机器模型通常包括耦合充电的电容器到不具有中介电阻的电路。静电放电可以以几种方式损坏集成电路，其中有许多是不可逆的。例如，栅极氧化物的损坏通常由于在集成电路中使用非常薄的氧化物所产生，如果横跨氧化物电压超过击穿电压限制，如对于某些电路小于10伏，即可能击穿而形成一个短路。静电放电也能在芯片上的保护电路中产生在金属-半导体的接触点上的瞬间大电流。高接触电流可蒸发金属、留下一个开路或在所述接触点引起足够的热使得半导体溶入金属，留下金属的尖突，可延伸穿过集成电路的接合面留下穿过接合面的短路电路。静电放电保护装置是通常整合在集成电路中来保证静电消散不会造成伤害，类似扩散的形状导电耦合到大的金属的形状是通常提供以保护电路不会受可能被这些金属的形状拾起的感应电压和电流的制程相关的损害。通常情况下，输出焊接点的静电放电保护结合靠近焊垫的大的晶体管。大的晶体管是通常提供来驱动与输出信号到焊垫有关的高输出电流，但当输出晶体管小于需要吸收的静电放电，并联虚拟晶体管是可帮助传导静电放电。放电通常是通过金属至半导体接触点进入这些大晶体管的汲极区域，然后通过包括源极汲极间的路径穿透到接地或电源的区域，并从此到接地或电源金属。另一个通常放电电流路径包括通过大晶体管的汲极下方的寄生接面二极管的路径进到阱或基板区域，再穿过阱或基板接触到接地或电源金属，或通过阱-基板接合面连结到基板，并随后通过基板接触到接地的金属。传统的“大量”互补金属氧化物半导体(CMOS)集成电路以及前侧照明式互补金属氧化物半导体光传感器数组集成电路经常具有一个相当厚的、导电性的基板，其可以形成从寄生二极管到阱或基板接触点之一相对低阻抗的路径。背面照明型然而，背面照明型互补金属氧化物光传感器数组晶圆必须使基板薄化，使得光可以穿透横躺在数组的光传感器的下方基板的部分，并由此到达光传感器。薄化可以通过包括化学机械研磨和蚀刻来完成。因为薄化的晶圆对于加工来说太脆弱，故在晶圆的前侧是用附加的硅加固。然而，薄化的硅基板不会具有与全厚度、未薄化晶圆相同的导电性。在一些事先薄化的晶圆，如图1所示的背侧照明的光传感器晶圆100、一个背面金属102与背面接地接点104贯穿的背面介电层103到所述薄化的基板106是用于提供为静电放电的放电路径，然而，在一些情况下，放电期间的电流拥挤在特定的汲极接触点，无论是从加工过程中的静电放电或感应电压，导致电路损坏。背面金属102还通常用作光子阻挡层，具有开口在数组的光传感器上和光子阻挡金属在非光传感器装置上，例如选择的晶体管，和在外围电路上，例如与数组有关的行和列计数器、译码器和感知放大器。类似地，所述背面金属102可阻绝光子到达的任何其它的电路，例如信号处理电路，其是配置在光传感器集成电路上。这些光传感器集成电路可在焊垫区域108移除原基板106以允许衬垫金属110具有顺畅的通道到达第一层互连金属112，第一层互连金属112依次耦合到由硅栅极114、汲极116和源极118扩散形成的大晶体管的汲极区域，其是可以是N+扩散横卧在选择的阱中，例如P阱120。通常情况下，基板106是弱P型，和一些输出装置通常还具有源极和汲极扩散其是P+扩散横卧在N-阱中(未示出)，如在已知的互补金属氧化物半导体技术中。互连金属112是是在一个或多个绝缘电介质124的一层或多层，其还可以包含附加的互连金属层，而一个附加的硅结构层122是被提供给所述装置一些机械强度。光传感器126的数组，至少每个光传感器的部分在背面金属102中通过开口暴露设置是在电路上以允许成像。
技术实现思路
—种配置用于背侧照明的光传感器数组集成电路是形成在具有光传感器数组的薄化的电路晶圆上。硅是在至少一个基板剥离区除去，其在一个实施例中形成沟槽，其中一个掺杂边缘接触区相邻到所述基板剥离区，所述边缘接触区是形成在晶圆相对所述晶圆的背面的同侧作为多个晶体管。背面金属被设置在晶圆的背面，所述背面金属具有在光传感器之上的窗口，和具有在基板剥离区周围接触所述边缘接触区的侧壁。一种制造适合于背面照明的光传感器数组集成电路的方法，其包括在装置晶圆的第一侧形成N通道金属氧化物半导体(NMOS)晶体管，并且在所述装置晶圆的第一侧形成至少一个高掺杂边缘接触掺杂区。具有接点和导通孔的电介质层是在晶体管和边缘接触区上形成，其具有光学蚀刻所决定的金属互连层。在特定实施例中，结构硅层是借由结合所述装置晶圆到支撑晶圆而设置，且所述装置晶圆是被薄化。至少一个基板剥离区是之后被蚀刻打开，除去足够的硅以对基板剥离区露出所述至少一个边缘接触区，且背面金本文档来自技高网...
【技术保护点】
一种配置成用于背面照明的光传感器数组集成电路，包括：薄化的电路硅晶圆基板，其具有在其内形成的一个光传感器和晶体管的数组晶体管，所述晶圆在至少一个基板剥离区具有硅移除；掺杂边缘接触区，其相邻于所述至少一个基板剥离区且形成在所述晶圆的同侧中作为多个晶体管，所述晶圆的所述晶体管形成在的一侧是所述晶圆的背面的相反侧；和背面金属，其设置在所述晶圆的背面上，所述背面金属具有在所述光传感器上的窗口开口和具有延伸到所述基板剥离区并与相邻于所述基板剥离区的所述边缘接触区接触的侧壁。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：黄建豪，杨宗周，李斯毅，
申请(专利权)人：全视技术有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。