用于硅基导电膜的低温沉积制造技术

本文描述用于硅基导电膜的低温沉积，提供用于固态存储器的硅基电性导体的低温沉积。在各种公开实施例中，所述硅基导体可以形成存储器单元的电极、电子装置的导电组件之间的互连、导电穿孔、导线等等。此外，所述硅基电性导体可以形成作为单晶工艺结合互补金属氧化物半导体(CMOS)装置的制造的一部分。在具体的实施例中，所述硅基电性导体可以是p型硅锗化合物，即其在兼容CMOS装置制造的温度下沉积时被激活。

【技术实现步骤摘要】
【专利说明】用于括基导电膜的低溫沉积对于关联文件的交叉引用 本专利申请要求美国临时申请序列号___，标题为可扩展的基于娃的电阻式存 储器装置及提交_____，其通过引用并入本文的全部内容，并用于所有目的的 益处。
本专利技术一般设及电子存储器;例如，本专利技术描述的一种用于结合电子存储器使用 的娃基导电材料。
技术介绍
电阻式存储器装置意味着在集成电路
内的最近革新。虽然许多运种技术 在开发阶段，为了提出电阻式存储器装置W及其制造的各种技术概念已经被专利技术人所演 示。专利技术人相信，各种电阻式存储器技术W及用于制造各种电阻式存储器装置的各种技术 展示了令人信服的证据W在半导体电子工业的竞争技术之上保持显着的优势。 随着时间推移，科技的进步已提供半导体装置数量上的增加，例如晶体管，可W在 半导体忍片的给定几何面积上制造。提高半导体装置数量的意味着增加半导体忍片的存储 器容量W及处理能力，W及相关联的电子装置。 鉴于上述情况，本专利技术人期望继续开发电阻式存储器技术的实际应用和制造。
技术实现思路
W下呈现本专利技术的简要概述W提供本专利技术一些面向的基本理解。此概述不是本发 明的详尽概况。它既不旨在标识说明书的关键或重要元素，也不描绘本说明书中，或在权利 要求的任何范围中的任何特定实施例的范围。其旨不在于辨别本专利技术的关键或重要组件或 是划定本专利技术的范围。其唯一目的在于W简化形式呈现本说明书的一些概念，作为呈现本 公开更详细描述的前言。[000引题述公开方面提供用于结合娃基导体的构成的低溫沉积。所述娃基导体可W用于 结合于固态电子装置的双端点存储器单元。例如，所述娃基导体可形成双端点存储器单元 的电极、于电子装置的导电部件之间的互连、导电穿孔、配线、前述部件、或类似物、或其合 适的组合。 题述公开的另一方面，提供了用于存储器装置的娃组件的低溫沈积工艺。低溫沉 积工艺可W包括提供用于娃错膜的P型渗杂剂。沉积工艺可导致P型渗杂剂的激活合并沉积 P型渗杂剂，而导致导电的P型的SiGe膜。此外，此激活可W被完成同时避免与其它激活工艺 相关联的局溫退火。 在一或多个公开的实施例中，提供一种用于娃错膜的原位低溫P型沉积工艺，其与 互补金属氧化物半导体(CMOS)的制造技术兼容。在至少一个方面中，P型渗杂剂可W包括 棚、或类似物。所得的棚渗杂的SiGe薄膜可W作为存储器装置的导体或导电膜。导体或导电 膜可被实现作为存储器单元的电极、存储器装置的互连或穿孔、存储器单元在互连或穿孔 与另一部件之间的导电接口、或导线或存储器装置的导线的部件、或类似物、或其合适的组 厶 1=1 O 在一或多个进一步的实施例中，所公开的低溫沉积工艺可W包括晶种层。晶种层 可W提供作为沉积工艺(例如:化学气相沉积、低压化学气相沉积、等)的一部分W预先沉积 渗杂娃基材料。在至少一方面中，所述晶种层可W用来提供在相对低的溫度下兼容于CMOS 制造技术。在各种实施例中，晶种层可包括硅烷(例如:SiH4)。在替代的或附加的实施例中， 晶种层可W被选择用W促进渗杂娃基材料的激活结合其沉积。因此，单独激活工艺(例如： 退火等)除了可W避免沉积之外，促进在相对低溫(例如:在摄氏400至450度之间的范围）的 导电娃基材料的构成。 在替代或额外实施例中，本公开内容提供了一种方法。该方法可W包括提供用于 电子存储器的衬底。此外，该方法可W包括形成包括晶种层材料的晶种层在衬底上。此外， 该方法可W包括使用有娃和错的前体W及P型渗杂剂在低于约摄氏450度的沉积溫度下形 成导电含娃和错的材料于晶种层上，其中，所述晶种层材料可W促进导电含娃和错的材料 的结晶。在其它实施例中，P型渗杂剂可W在导电含娃和错材料中被激活同时形成所述导电 含娃和错材料。 在另一个实施例中，提供了一种存储器单元。存储器单元可W包括第一电极、W及 位于邻近所述第一电极的开关层，其受配置在第一状态和第二状态之间进行切换W分别地 响应施加于存储单元的第一信号和第二信号。除了上述之外，该存储器单元可W包括邻近 开关层的第二电极。在各种实施例中，第一电极可包括在溫度不高于摄氏450度所激活的P 型渗杂的娃化合物。 在仍然其它实施例中，本公开提供了一种存储器装置。存储器装置可W包括衬底 W及形成于所述衬底内的至少一部分的互补金属氧化物半导体(CMOS)电路。此外，该存储 器装置可W包括包含娃基导电膜的双端点存储器单元，其中所述双端点存储器单元及所述 娃基导电膜被形成为单晶制造工艺的部份，且进一步其中所述娃基导电膜是P型SiGe材料。 下列的描述和附图阐述本说明书的某些示例面。然而，运些方面仅表示本说明书 中的原理可被采用的各种方式中一小部分。本说明书的其它优点和新颖性特征将从本说明 书的后续的详细描述结合附图中变得显而易见。【附图说明】 专利技术的许多层面、实施例，目的和优点将从后续的详细描述结合前后文相同的参 考符号指向相同部份中显而可知。在本说明书中，许多特定细节被阐述W便提供本公开的 彻底理解。然而，应该理解的是，题述公开的某些方面可W在没有运些具体细节或利用其它 方法，组件，材料等情况下实施在其它实例中，公知的结构和装置W方块图的形式W帮助描 述题述公开。 图1描绘根据题述公开的一或多个方面的单晶存储器单元堆叠的横截面图的方块 图。 图2描绘包括CMOS组件和双端点开关装置的存储器装置的横截面图的方块图。 图3描绘相对低溫渗杂工艺所渗杂的示例性导电娃材料的方块图。 图4描绘工艺参数和示例性数值W及用于由各种公开方面描述的低溫沉积的范围 的示例性表格。 图5描绘用于根据题述公开实施例的低溫渗杂娃基材料的示例性电阻率表格。 图6描绘在进一步实施例用于提供的娃基材料的相对低溫沉积的示例性方法流程 图。 图7说明在实施例中用于使用晶种层W促进导电娃的低溫沉积的示例性方法的流 程图。 图8描绘在进一步实施例中用于在CMOS兼容的操作溫度制造导电娃的示例性方法 流程图。 图9说明在各种实施例中用于导电娃的低溫沉积的示例性方法流程图。 图10描绘促进题述公开的各种实施例完成的示例性电子装置的方块图。 图11说明用于根据各种已公开实施例的存储器装置的示例性操作和控制环境的 方块图。 图12说明可W结合各种实施例所实施的示例性计算机环境的方块图。【具体实施方式】 本公开设及用于数字信息储存的双端点存储器单元。在一些实施例中，所述双端 点存储器单元可包括电阻式技术，诸如阻变双端点存储器单元（resistive-switching two-terminal memo巧cell)。阻变双端点存储器单元(也被称为阻变存储器单元或阻变存 储器），如运里所使用的，包括具有与两个导电触头之间的有源区的导电触点的电路组件。 双端点存储器装置的主动区，在阻变存储器的情况下，表现出的多个稳定或半稳定电阻状 态中，每个电阻状态具有不同的电阻。此外，所述多个状态中的各个可形成或响应于施加在 所述两个导电触点的合适电信号激活。合适的电信号可W是电压值、电流值、电压或电流极 性、或类似物、或合适的组合。示例性的阻变双端点存储器装置，虽非全面，可W包括电阻式 随机存取存储器(RRAM)。 题述公开的实施例可提供一个丝状基存储器单元。丝状基存储器单元本文档来自技高网...

【技术保护点】
一种方法，包括：提供用于电子存储器的衬底；形成包括晶种层材料的晶种层在所述衬底上；使用含硅和锗前体以及p型掺杂剂在沉积温度低于约摄氏450度下形成导电含硅锗材料于所述晶种层上，其中所述晶种层材料促进所述导电含硅和锗材料的结晶；以及其中所述p型掺杂剂在所述导电含硅和锗材料内被激活同时形成所述导电含硅和锗材料。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：S·P·麦克斯维尔，KH·金，S·H·乔，
申请(专利权)人：科洛斯巴股份有限公司，
类型：发明
国别省市：美国;US