存储器的读/写辅助制造技术

一种集成电路包括一个或多个位单元、耦合到该一个或多个位单元的字线以及同该字线一起布置以在其间具有电容的哑字线。该电容提供了字线的电压推升或者降低以辅助读和写操作。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】存储器的读/写辅助相关申请的交叉引用本申请要求于2013年9月26日提交的题为“READ/WRITE ASSIST FOR MEMORIES(存储器的读/写辅助)”的美国非临时申请S/N.14/038，434的优先权，其通过援引全部明确纳入于此。背景领域本公开一般涉及集成电路，并且尤其涉及存储器的读/写辅助。
技术介绍
集成电路(或者“芯片”)已经通过使得由数百万晶体管、二极管、电阻器和电容器组成的复杂电路能够集成到半导体材料的芯片中来彻底改革了电子工业。集成也提供了其他益处，诸如批量生产。将数百甚至上千集成电路同时制造在单个半导体晶片上降低了成本并且增加了最终产品的可靠性。尽管集成电路有制造益处，但是制造过程期间的工艺变化能够对芯片的电气参数产生影响，藉此导致性能中的变化。统计上地，多数制造在半导体晶片上的芯片会具有满足标称规范的电气参数。然而，多个芯片将会从标称情形向工艺角偏离。作为示例，制造自晶片的多个CMOS芯片可以使得它们的PMOS和NMOS晶体管二者在慢角(SS)或快角(FF)中的任一者处操作。制造自相同晶片的其他CMOS芯片可以使得它们的晶体管在交叉角处操作，其中一种类型的晶体管较快而其他类型的晶体管较慢。作为示例，一些CMOS芯片可以在慢WOS晶体管和快PMOS晶体管的情况下具有慢-快(SF)角。其他CMOS芯片可以在快WOS晶体管和慢PMOS晶体管的情况下具有快-慢(FS)角。存储器是在集成电路内实现的共用电路。静态随机存取存储器(SRAM)仅是一个示例。SRAM是需要功率来保留数据的存储器。与动态随机存取存储器(DRAM)不同，SRAM不需要被周期性地刷新。SRAM还提供了与DRAM相比对数据的更快速存取，使得其成为对于许多集成电路应用有吸引力的选择。遗憾的是，在SF角处操作的芯片倾向于难以写入SRAM，而在FS角处操作的芯片倾向于难以从SRAM读取。在过去使用了不同的读和写辅助技术。然而，这些技术就芯片面积和功耗而言通常是成本高昂的。相应地，在本领域中存在对向占据较少芯片面积且消耗更少功率的存储器和其他电路提供读和写辅助的新技术和方法的需要。概述—种集成电路的一方面包括一个或多个位单元、親合到该一个或多个位单元的字线以及同该字线一起布置以在其间具有电容的哑字线。—种集成电路的另一方面包括一个或多个位单元、耦合到该一个或多个位单元的字线以及用于通过其间的电容性耦合影响施加到该字线的电压的哑字线装置。—种集成电路制造方法的一方面包括形成多个晶体管以及互连该些晶体管以形成一个或多个位单元、在第一导电层中形成字线以及将该字线互连到该一个或多个位单元，以及在第二导电层中形成哑字线，以及同该字线一起布置该哑字线以在其间形成电容。控制耦合到形成在集成电路中的一个或多个位单元的字线的方法的一个方面包括断言该字线以存取该一个或多个位单元，以及控制哑字线以影响施加到该字线的电压，该电压受到该字线和该哑字线之间的电容性耦合的影响。基于以下详细描述，本文中所描述的装置和方法的其他方面对于本领域技术人员而言将变得容易明白，其中以解说方式示出和描述了装置和方法的各个方面。这些方面可以许多不同形式实现，并且其细节可以用各种方式修改而不偏离本专利技术的范围。相应地，本文中所提供的附图和详细描述应被认为在本质上是解说性的而非限制权利要求的范围。附图简述现在将参照附图藉由示例而非限定地在详细描述中给出装置和方法的各个方面，其中:图1是解说集成电路的示例的功能框图。[0019I图2是解说用于SRAM的6T位单元的示例的示意性表示。图3是解说SRAM中的6T位单元的行的示例的示意性表示。图4是解说用于在写操作期间辅助6T位单元SRAM的字线和哑字线之间的定时的示例的时序图。图5是解说用于写辅助的与6T位单元SRAM联合操作的辅助电路的示例的示意性表不O图6是解说用于在读操作期间辅助6T位单元SRAM的字线和哑字线之间的定时的示例的时序图。图7是解说用于读辅助的与6T位单元SRAM联合操作的辅助电路的示例的示意性表不O图8是解说用于辅助6T位单元SRAM以供加速写和读操作的字线和哑字线之间的定时的不例的时序图。图9是解说与6T位单元SRAM联合操作以供加速写和读操作的辅助电路的示例的示意性表不O图1O是解说用于SRAM的8T位单元的示例的示意性表示。[0028I图11是解说SRAM中的8T位单元的行的示例的示意性表示。图12是解说用于在读操作期间辅助8T位单元SRAM的字线和哑字线之间的定时的不例的时序图。图13是解说用于读辅助的与8T位单元SRAM联合操作的辅助电路的示例的示意性表不。图14是解说用于辅助8T位单元SRAM以供加速写和读操作的字线和哑字线之间的定时的不例的时序图。[0032I图15是解说与8T位单元SRAM联合操作以供加速读操作的辅助电路的示例的示意性表示。图16是解说连接到字线的存取晶体管的示例的集成电路的横截面侧视图。图17是解说示例集成电路制造方法的流程图。图18是解说控制耦合到形成在集成电路中的一个或多个位单元的字线的示例方法的流程图。详细描述以下将参照附图更全面地描述本公开的各个方面。然而，本公开可由本领域技术人员用许多不同形式来实施并且不应解释为被限定于本文给出的任何具体结构或功能。确切而言，提供这些方面以使得本公开将是透彻和完整的，并且其将向本领域技术人员完全传达本公开的范围。基于本文中的教导，本领域技术人员应领会，本公开的范围旨在覆盖本公开的任何方面，不论其是独立实现的还是与本公开的任何其他方面组合实现的。例如，可以使用本文所阐述的任何数目的方面来实现装置或实践方法。另外，本公开的范围旨在覆盖使用作为本公开的各种方面的补充或者与之不同的其他结构、功能性、或者结构及功能性来实践的此类装置或方法。应当理解，本文中所披露的本公开的任何方面可由权利要求的一个或多个元素来实施。尽管本文将描述特定方面，但这些方面的众多变体和置换落在本公开的范围之内。尽管提到了优选方面的一些益处和优点，但本公开的范围并非旨在被限定于特定益处、用途或目标。确切而言，本公开的各方面旨在宽泛地应用于不同的电路、技术、系统、网络和方法，其中的一些作为示例在附图和以下描述中解说。详细描述和附图仅仅解说本公开而非限定本公开，本公开的范围由所附权利要求及其等效技术方案来定义。贯穿本公开所描述的各种电路可以用各种形式的硬件来实现。作为示例，任何这些电路(单独地或组合地)可以被实现为集成电路、或实现为集成电路设计的一部分。集成电路可以是最终产品，诸如微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑、存储器、或任何其他合适的集成电路系统。替换地，集成电路可以集成有其他芯片、分立电路元件、和/或其他组件，作为中间产品(诸如主板)或最终产品的一部分。最终产品可以是包括集成电路的任何合适的产品，作为示例，这些产品包括蜂窝电话、个人数字助理(PDA)、膝上型计算机、台式计算机(PC)、计算机外围设备、多媒体设备、视频设备、音频设备、全球定位系统(GPS)、无线传感器、或任何其他合适的设备。图1是解说集成电路的一个示例的功能框图。集成电路100被示为具有辅助电路102和SRAM 104。辅助电路10本文档来自技高网...

【技术保护点】
一种集成电路，包括：一个或多个位单元；耦合到所述一个或多个位单元的字线；以及同所述字线一起布置以在其间具有电容的哑字线。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：C·古拉蒂，R·K·辛哈，R·查巴，S·S·尹，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US