阵列基板及其制作方法技术

本发明专利技术公开了一种阵列基板及其制作方法。阵列基板包括：玻璃基板，玻璃基板上依次设置遮光金属层和缓冲层；薄膜晶体管层，设置在缓冲层上，薄膜晶体管层包括栅绝缘层和薄膜晶体管，其中薄膜晶体管位于遮光金属层上方；绝缘层、有机透明层，依次设置在薄膜晶体管层上；像素电极层，像素电极层通过第一通孔与薄膜晶体管的源/漏极连接；触控电极层，触控电极层通过第二通孔与遮光金属层连接；钝化层，设置在像素电极层与触控电极层之间。通过以上方式，本发明专利技术能够简化制作，并有效降低触控电极与信号线之间的耦合电容。

【技术实现步骤摘要】

本专利技术涉及液晶显示
，特别是涉及一种。
技术介绍
现在开发的自容内嵌式(Incell Touch)触控技术是将有效显示(Ative Area，AA)区的公共(Com)电极分成小区块作为触控电极。每个触控电极都有连接至触控芯片(I C)的Rx信号线以接收触控信号。目前低温多晶娃技术(Low Temperature Poly-silicon,LTPS)常用的是顶栅的薄膜晶体管(Thin Film Transistor，TFT)，为了防止AA区中TFT器件漏电过大，一般会在沟道下方用金属层遮光，即我们常说遮光金属(LSM)层。在现有的自容Incell设计中，如图1所示，在玻璃基板(图未示)上依次生长遮金属层11和缓冲层12，在缓冲层12上生长多晶娃层132，在多晶娃层132的两侧进行惨杂形成惨杂区132，进一步在掺杂区132的远离多晶硅层12的一侧生成重掺杂区133。在多晶硅层132上依次生长栅绝缘层131和第一金属层134，形成栅极。在第二金属层135上生长第一绝缘层14，在重掺杂区133上生长第二金属层135，形成源/漏(S/D)极。其中第二金属层135穿过第一绝缘层14。进一步地，在第一绝缘层14上依次生长有机透明层15和第二绝缘层141。然后在第二绝缘层141上生长第三金属层19以作为Rx信号线，在第三金属层19上依次生长第三绝缘层142、触控电极16、钝化层18以及像素电极层17。其中像素电极17通过第一过孔与第二金属层135连接，触控电极16通过第二通孔与第三金属层19连接。由此可见，为了制作Rx信号线，在制作阵列基板时，新增了一道金属制程，即第三金属层19。并且为了将Rx信号线与触控电极16导通，新增了一道过孔制程。新加的两道制程不仅使原本12道光罩的CMOS LTPS制程变为了14道光罩，同时由于不使触控电极与Rx信号线的耦合电容Cst过小，第三金属层19与触控电极16之间的绝缘层的厚度不能做的太薄，因此触控电极16与其它电极Rx信号线的耦合电容就难以做小。
技术实现思路
本专利技术实施例提供了一种，能够简化制作，并有效降低触控电极与信号线之间的耦合电容。本专利技术提供一种阵列基板，包括:玻璃基板，玻璃基板上依次设置遮光金属层和缓冲层;薄膜晶体管层，设置在缓冲层上，薄膜晶体管层包括栅绝缘层和薄膜晶体管，其中薄膜晶体管位于遮光金属层上方;绝缘层、有机透明层，依次设置在薄膜晶体管层上;像素电极层，像素电极层通过第一通孔与薄膜晶体管的源/漏极连接;触控电极层，触控电极层通过第二通孔与遮光金属层连接;钝化层，设置在像素电极层与触控电极层之间。其中，薄膜晶体管包括多晶硅层、第一金属层以及第二金属层，其中多晶硅层设置在缓冲层上，多晶硅层的两侧为重掺杂区，栅绝缘层和第一金属层依次设置在多晶硅层上，且第一金属层经图案化形成栅极，第二金属层穿过绝缘层设置在重掺杂区上，形成源/漏极。其中，第一金属层穿过栅绝缘层和缓冲层，与遮光金属层连接。其中，第二金属层穿过栅绝缘层和缓冲层，与遮光金属层连接，触控电极层通过第二通孔与第二金属层连接。其中，触控电极层设置在有机透明层上，并在触控电极层上依次设置钝化层和像素电极层，第一通孔依次穿过钝化层、触控电极层以及有机透明层，第二通孔依次穿过有机透明层和绝缘层。其中，像素电极层设置在有机透明层上，并在像素电极层上依次设置钝化层和触控电极层，第一通孔穿过有机透明层，第二通孔依次穿过钝化层、有机透明层以及绝缘层。本专利技术还提供一种阵列基板的制作方法，包括:在玻璃基板上依次生长遮光金属层和缓冲层;在缓冲层上生长薄膜晶体管层，薄膜晶体管层包括栅绝缘层和薄膜晶体管，其中薄膜晶体管位于遮光金属层上方;依次在薄膜晶体管层上生长绝缘层和有机透明层;通过第一通孔将像素电极层与薄膜晶体管的源/漏极连接，通过第二通孔将触控电极层与遮光金属层连接。其中，薄膜晶体管包括多晶硅层、第一金属层以及第二金属层，在缓冲层上生长薄膜晶体管层的步骤包括:在缓冲层上生长多晶硅层;对多晶硅层两侧进行重掺杂，形成重掺杂区；在多晶硅层上依次生长栅绝缘层和第一金属层，形成栅极;在重掺杂区上生长第二金属层，形成源/漏极。其中，在重掺杂区上生长第二金属层的步骤还包括:第二金属层穿过栅绝缘层和缓冲层，与遮光金属层连接，触控电极层通过第二通孔与第二金属层连接。其中，在多晶硅层上依次生长栅绝缘层和第一金属层的步骤还包括:第一金属层穿过栅绝缘层和缓冲层，与遮光金属层连接。通过上述方案，本专利技术的有益效果是:本专利技术通过在玻璃基板上依次生长遮光金属层和缓冲层，在缓冲层上生长薄膜晶体管层，薄膜晶体管位于遮光金属层上方，在薄膜晶体管层上依次生长绝缘层、有机透明层，并且像素电极层通过第一通孔与薄膜晶体管的源/漏极连接，触控电极层通过第二通孔与遮光金属层连接，钝化层设置在像素电极层与触控电极层之间，能够简化制作，并有效降低触控电极与信号线之间的耦合电容。【附图说明】为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中:图1是现有技术的阵列基板的结构示意图；图2是本专利技术实施例的自容IncellTouch的架构图；图3是本专利技术第一实施例的阵列基板的结构示意图；图4是本专利技术第二实施例的阵列基板的结构示意图；图5是本专利技术第一实施例的阵列基板的版图布局示意图；图6是本专利技术第三实施例的阵列基板的结构示意图；图7是本专利技术第四实施例的阵列基板的结构示意图；图8是本专利技术第二实施例的阵列基板的版图布局示意图；图9是本专利技术第一实施例的阵列基板的制作方法的流程示意图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图2是本专利技术实施例的自容IncellTouch的架构图。如图2所示，将AA区中的公共导电薄膜(COM ΙΤ0)区分成一个小方块作为触控电极，触控电极和触控芯片(1C)输出管脚(Pin)之间用Rx信号线连接。图2中，100表示一个触控电极，200表示Rx信号线与1C输出Pin相连的输出端(fan out)走线;300表示与触控电极相连的Rx信号线以及走线与触控电极之间的过孔;400表示与其它触控电极相连接的Rx信号线，其会与非短接的触控电极相连。图3是本专利技术第一实施例的阵列基板的结构示意图。如图3所示，阵列基板20包括:玻璃基板(图未示)、遮光金属层21、缓冲层22、薄膜晶体管层23、绝缘层24、有机透明层25、像素电极层27、触控电极层26以及钝化层28。在玻璃基板上依次设置遮光金属层21和缓冲层22。薄膜晶体管层23设置在缓冲层22上，薄膜晶体管层23包括栅绝缘层230和薄膜晶体管231。其中薄膜晶体管230位于遮光金属层21上方。绝缘层24、有机透明层25依次设置在薄膜晶体管层23上。像素电极层27通过第一通孔与薄膜晶体管230的源本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，所述阵列基板包括：玻璃基板，所述玻璃基板上依次设置遮光金属层和缓冲层；薄膜晶体管层，设置在所述缓冲层上，所述薄膜晶体管层包括栅绝缘层和薄膜晶体管，其中所述薄膜晶体管位于所述遮光金属层上方；绝缘层、有机透明层，依次设置在所述薄膜晶体管层上；像素电极层，所述像素电极层通过第一通孔与所述薄膜晶体管的源/漏极连接；触控电极层，所述触控电极层通过第二通孔与所述遮光金属层连接；钝化层，设置在所述像素电极层与所述触控电极层之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈归，龚强，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42