IPS型TFT‑LCD阵列基板的制作方法及IPS型TFT‑LCD阵列基板技术

本发明专利技术提供一种IPS型TFT‑LCD阵列基板的制作方法及IPS型TFT‑LCD阵列基板。本发明专利技术的IPS型TFT‑LCD阵列基板的制作方法，将像素电极和公共电极采用同一透明导电层制得，且像素电极和公共电极下方的绝缘保护层上设有数个相互平行的条状的沟道，像素电极与公共电极沿沟道两侧的凸台交替分布且延伸至沟道的侧壁上，从而增大了像素电极和公共电极在垂直于基板方向的面积，增加了水平电场，同时也增大了存储电容，进而提高了液晶面板的显示质量。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种IPS型TFT-LCD阵列基板的制作方法及 IPS型TFT-LCD阵列基板。
技术介绍
随着显示技术的发展，薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等 优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等 各种消费性电子产品，成为显示装置中的主流。 现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及 背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放 置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶 分子改变方向，将背光模组的光线折射出来产生画面。通常液晶显示面板由彩膜(CF，Color Filter)基板、阵列基板、夹于彩膜基板与阵列基板之间的液晶（LC，Liquid Crystal)及密 封胶框(Sealant)组成，其成型工艺一般包括:前段阵列(Array)制程(薄膜、黄光、蚀刻及剥 膜）、中段成盒(Cell)制程(阵列基板与CF基板贴合)及后段模组组装制程(驱动1C与印刷电 路板压合）。其中，前段Array制程主要是形成阵列基板，以便于控制液晶分子的运动；中段 Cell制程主要是在阵列基板与CF基板之间添加液晶；后段模组组装制程主要是驱动1C压合 与印刷电路板的整合，进而驱动液晶分子转动，显示图像。 液晶面板的阵列基板上设置有数条扫描线、数条数据线、和数条公共电极走线，该 数条扫描线和数条数据线限定出多个像素单元，每个像素单元内设置有薄膜晶体管和像素 电极，薄膜晶体管的栅极与相应的栅线相连，当栅线上的电压达到开启电压时，薄膜晶体管 的源极和漏极导通，从而将数据线上的数据电压输入至像素电极。 目前主流市场上的TFT-LCD，就液晶的驱动模式而言，可分为三种类型，分别是扭 曲向列（Twisted Nematic，TN)或超扭曲向列（Super Twisted Nematic，STN)型，面内转换 (In-Plane Switching，IPS)型、及垂直配向（Vertical Alignment，VA)型。其中IPS模式是 利用与基板面大致平行的电场驱动液晶分子沿基板面内转动以响应的模式，由于具有优异 的视角特性，所以被用于各种TV显示用途当中。 在IPS模式中，通过像素电极或公共电极边缘所产生的平行电场以及像素电极与 公共电极之间产生的纵向电场形成多维电场，使液晶盒内像素电极间或公共电极间、像素 电极正上方或公共电极正上方所有取向的液晶分子都能够产生旋转转换，从而可提高平面 取向系液晶的工作效率并增大透光效率。如图1所示，为传统的IPS型TFT-LCD阵列基板的结 构，其上的每一像素单元包括设于基板100上的栅极101、设于栅极101及基板100上栅极绝 缘层102、设于栅极绝缘层102上的半导体层103、设于半导体层103、及栅极绝缘层102上的 源极104和漏极105、设于所述源极104、漏极105、半导体层103、及栅极绝缘层102上绝缘保 护层106、及形成于所述绝缘保护层106上的像素电极107;且在该TFT阵列基板上，公共电极 层120与栅极101和栅极扫描线110为同一金属层制得，像素电极107通过绝缘保护层106上 的过孔结构连接到漏极105。 然而，随着技术的进步，消费者对电子产品的显示效果提出了更高的要求，人们不 断追求显示器件具有更好的显示效果及更高的透过率。
技术实现思路
本专利技术的目的在于提供一种IPS型TFT-IXD阵列基板的制作方法，像素电极和公共 电极采用同一透明导电层制得，且像素电极和公共电极下方的绝缘保护层上设有数个相互 平行的条状的沟道，像素电极与公共电极沿沟道两侧的凸台交替分布且延伸至沟道的侧壁 上，从而增大像素电极和公共电极在垂直于基板方向的面积，增加水平电场，增大存储电 容，提尚液晶面板的显不质量。 本专利技术的目的还在于提供一种IPS型TFT-LCD阵列基板，像素电极和公共电极下方 的绝缘保护层上设有数个相互平行的条状的沟道，像素电极与公共电极沿沟道两侧的凸台 交替分布且延伸至沟道的侧壁上，从而增大像素电极和公共电极在垂直于基板方向的面 积，增加水平电场，增大存储电容，进而提高液晶面板的显示质量。为实现上述目的，本专利技术提供一种IPS型TFT-LCD阵列基板的制作方法，包括如下 步骤：步骤1、提供基板，在所述基板上沉积栅极金属层，并对所述栅极金属层进行图案 化处理，得到栅极及栅极扫描线； 步骤2、在栅极金属层上沉积栅极绝缘层，在所述栅极绝缘层上沉积一层非晶硅 层，并对非晶硅层进行N型掺杂后，对所述非晶硅层进行图案化处理，得到对应于所述栅极 上方的半导体层； 步骤3、在所述半导体层、及栅极绝缘层上沉积源漏极金属层，并对所述源漏极金 属层进行图案化处理，得到源极、漏极、及数据线，所述源极和漏极分别与所述半导体层的 两端相接触;其中，数据线与栅极扫描线围出数个像素区域； 步骤4、在所述源漏极金属层上形成绝缘保护层，并对绝缘保护层进行图案化处 理，在所述绝缘保护层上形成对应于所述漏极上方的过孔和位于像素区域内的数个相互平 行的条状的沟道； 步骤5、在所述绝缘保护层上沉积一层透明导电层，并对所述透明导电层进行图案 化处理，得到像素电极及公共电极，所述像素电极通过过孔与漏极相接触，所述像素电极与 公共电极间隔设置，在每一像素区域内，所述像素电极与公共电极沿沟道两侧的凸台交替 分布且延伸至沟道的侧壁上。 所述步骤1中通过物理气相沉积法沉积栅极金属层，所沉积的栅极金属层的膜厚 为3D0CK6000A,所述栅极金属层的材料为钼、钛、错、铜中的一种或多种的堆栈组合;对所 述栅极金属层进行图案化处理的步骤包括依次进行的光阻涂布、曝光、显影、湿法蚀刻、及 光阻剥离。 所述步骤2中通过等离子体增强化学气相沉积法沉积栅极绝缘层和非晶硅层，所 沉积的栅极绝缘层的膜厚为2000~5000人，所沉积的非晶硅层的膜厚为1500~3000A，所 述栅极绝缘层为氮化硅层，对所述非晶硅层进行图案化处理的步骤包括依次进行的光阻涂 布、曝光、显影、干法蚀刻、及光阻剥离。 所述步骤3中通过物理气相沉积法沉积源漏极金属层，所沉积的源漏极金属层的 膜厚为3000~6000A，所述源漏极金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组 合，对所述源漏极金属层进行图案化处理的步骤包括依次进行的光阻涂布、曝光、显影、湿 法蚀刻、及光阻剥离。 所述步骤4中形成的绝缘保护层16包括氮化硅层、及设于氮化硅层上的有机膜层； 所述绝缘保护层16的氮化硅层的膜厚为2000~5000A,通过化学气相沉积法形成;所述绝 缘保护层16的有机膜层的膜厚为0.2~0.4μπι，通过涂布工艺形成;对所述绝缘保护层进行 图案化处理的步骤包括依次进行的光阻涂布、曝光、显影、干法蚀刻、及光阻剥离。 所述步骤5中通过物理气相沉积法沉积透明导电层，所沉积透明导电层的膜厚为 400~丨000Α，所述透明导电层的材料为铟锡氧化本文档来自技高网...

【技术保护点】
一种IPS型TFT‑LCD阵列基板的制作方法，其特征在于，包括如下步骤：步骤1、提供基板(10)，在所述基板(10)上沉积栅极金属层，并对所述栅极金属层进行图案化处理，得到栅极(11)及栅极扫描线(20)；步骤2、在栅极金属层上沉积栅极绝缘层(12)，所述栅极绝缘层(12)上沉积一层非晶硅层，并对非晶硅层进行N型掺杂后，对所述非晶硅层进行图案化处理，得到对应于所述栅极(11)上方的半导体层(13)；步骤3、在所述半导体层(13)、及栅极绝缘层(12)上沉积源漏极金属层，并对所述源漏极金属层进行图案化处理，得到源极(14)、漏极(15)、及数据线(30)，所述源极(14)和漏极(15)分别与所述半导体层(13)的两端相接触；其中，数据线(30)与栅极扫描线(20)围出数个像素区域；步骤4、在所述源漏极金属层上形成绝缘保护层(16)，并对绝缘保护层(16)进行图案化处理，在所述绝缘保护层(16)上形成对应于所述漏极(15)上方的过孔(161)和位于像素区域内的数个相互平行的条状的沟道(162)；步骤5、在所述绝缘保护层(16)上沉积一层透明导电层，并对所述透明导电层进行图案化处理，得到像素电极(17)及公共电极(18)，所述像素电极(17)通过过孔(161)与漏极(15)相接触，所述像素电极(17)与公共电极(18)间隔设置，在每一像素区域内，所述像素电极(17)与公共电极(18)沿沟道(162)两侧的凸台交替分布且延伸至沟道(162)的侧壁上。...

【技术特征摘要】

【专利技术属性】
技术研发人员：徐向阳，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44