一种APD阵列地址编码主动输出电路制造技术

本发明专利技术公开了一种2m×2kAPD阵列地址编码主动输出电路，属于APD阵列领域；现有的无扫描输出只能实现单点像素地址的输出；本发明专利技术提供的主动输出电路，通过地址控制电路控制地址编码电路的输出开关，经地址输出电路输出对应的像元块首地址，通过后续处理电路得到四个单元地址，无需复杂的时序控制电路，效率高，速度快。

【技术实现步骤摘要】

本专利技术属于雪崩光电二极管(Avalanche Photo D1de APD)阵列领域，更具体地，涉及一种2mX2kAPD阵列地址编码主动输出电路。
技术介绍
目前Aro阵列的地址输出技术主要包括扫描型和无扫描型两类，扫描地址输出技术需要较复杂的数字时序控制电路，特别是对于大规模的APD阵列，速度慢，功耗大，成本高。而无扫描型地址编码电路，通过光照检测主动输出对应单元的地址，每个单元对应固定编码地址，通过简单的组合逻辑控制地址选择开关，地址输出速度快，功耗低，而现有的无扫描输出只能实现单点像素地址的输出。
技术实现思路
针对现有技术中存在的问题，本申请提供的是一种2mX2kAPD阵列的地址编码主动输出电路及无扫描输出方法，其中通过对其关键组件如地址选择控制电路及控制方法的具体结构及其设置方式进行研究和涉及，实现了无扫描输出，同时具备输出速度快等优点，因而尤其适用于激光成像的应用场合。为实现上述目的，按照本专利技术的一个方面，提供了一种2mX2kAPD阵列的地址编码主动输出电路，在所述阵列中，以任意相邻2 X 2单元APD为最小像元块，选择所述像元块中的任意一个APD作为块输出首地址，所述APD单元包括地址选择控制电路，地址编码电路和地址输出电路三个模块；所述地址选择控制信号电路产生的控制信号与所述地址编码电路中开关相连；所述地址编码电路则通过m+k位地址总线和所述地址输出电路连接，其特征在于:所述的地址选择控制电路包括中部地址选择控制电路和边缘地址选择控制电路；所述中部地址选择控制电路4个与门，2个异或门，1个或门和2个反相器；第一个与门和或门作为预处理级，产生一个预处理信号，并经过两级反相器输出，作为相邻单元的输入信号，第一个与门的输入信号为该单元下方单元和右侧单元的预处理信号，输出端与第一个或门输入端相连，或门另一输入端接APD单元光检测使能信号，输出分别作为两异或门输入，两异或门的另外两个输入端分别与该单元上方和左侧单元预处理信号相连，两异或门输出端分别连接第二个第三两个与门输入端，两个与门另一输入端分别与该单元预处理信号连接，输出端与第四个与门输入端连接，第四个与门的输出端与地址选择开关相连；所述边缘地址选择控制电路包括2个异或门和3个与门，第一个异或门的一输入端和第二个异或门的一输入端相连，并分别接第一个与门和第二个与门的一个输入端，同时接光检测使能信号，第一个异或门的另一输入端接该单元上方预处理信号，第二个异或门的另一输入端接该单元左侧预处理信号，两个异或门的输出端分别接第一个与门和第二个与门的另一输入端，两个与门的输出端与第三个与门的两个输入端连接；优选地，所述地址编码电路包括对应APD单元地址和地址输出开关；其中，所述地址输出开关包括若干个传输门和反相器，所述地址输出开关与所述地址选择控制电路相连。按照本专利技术的另一方面，提供了一种2mX2kAPD阵列的地址编码主动输出电路无扫描输出方法，在所述阵列中，以任意相邻2X2单元APD为最小像元块，所述像元块包括APD1、APD2、APD3、APD4四个APD单元，选择所述像元块中的APD1作为块输出首地址，所述APD单元包括地址选择控制电路，地址编码电路和地址输出电路三个模块，其特征在于，所述方法包括以下步骤:(1)当某个所述像元块的APD1受到光照时，受到光照的所述APD像元块经过上述地址选择控制电路处理后，使得四个AH)单元中光检测使能信号分别为Light_ENl = 1、Light_EN2 = 0、Light_EN3 = 0、Light_EN4 = 0，从而使控制信号 SEL1 = USEL2 = 0、SEL3=0、SEL4 = 0，因此只有所述APD1的地址通过地址编码电路输出，即受到光照的所述APD像元块的首地址主动输出；(2)通过三个行列地址加法器，可依次输出受到光照的所述APD像元块的四个地址，即完成无扫描输出。总体而言，按照本专利技术的上述技术构思与现有技术相比，主要具备以下的技术优占.1、本专利技术无需行列地址扫描，检测到光信号以后，通过地址控制电路控制地址编码的输出开关，经地址输出电路输出对应的像元块首地址，通过后续处理电路得到四个单元地址，无需复杂的时序控制电路，效率高，速度快。【附图说明】图1是为本专利技术的结构框图；图2(a)是中部地址选择控制电路原理图；图2(b)是边缘地址选择控制电路原理图；图2 (c)是一个2 X 2APD像元块；图3是一具体地址编码电路；图4是地址输出电路示意图。【具体实施方式】为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。此外，下面所描述的本专利技术各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。参看图1，本专利技术采用的结构包括光电二极管1、地址选择控制电路2、地址编码电路3以及地址输出电路4。当探测器工作时每个AH)均处于可探测光的工作模式，即相应的光电二极管将光信号转换成电流信号，并产生一个光检测使能信号Light_EN，若检测到光电流信号，则Light_EN = 1，否则Light_EN = 0。当Light_EN = 1时，地址选择控制电路2产生的控制信号SEL = 1，使得地址编码电路3中地址输出开关导通，通过地址输出电路4，输出对应的编码地址；当Light_EN = 0时，地址选择控制电路2产生的控制信号SEL =0，地址编码电路3中地址输出开关断开，地址输出电路4无法输出地址。参看图2，地址选择控制电路2，包括两种结构，具体如下:为了解决受到光照的所述2X2像元块中，仅首地址所对应APD单元未受到光照的情形，增加了一个预处理电路，即为所述的中部地址选择控制电路，通过所述的中部地址选择控制电路处理后，使得受到光照的所述2X2像元块中首地址的控制信号为高电平(1.8V)，所述像元块中其他单元的地址选择控制信号为低电平(0V)。图2(a)中部结构设有四个与门T1、T2、T3、T4，一个或门Τ5，两个异或门Τ6、Τ7以及两个反相器Τ8、Τ9，与门Τ1输出端和或门Τ5输入端2相连，与门Τ1和或门Τ5构成预处理级，产生一个预处理信号Temp_Pre，并经过两级反相器T8和T9输出，作为其他相邻单元的输入，或门T5的另一输入端1接光检测输入使能信号Light_EN，与门T1的两输入端1和2分别接该单元下方和右侧预处理信号。或门输出端分别接异或门T6输入端2及异或门T7输入端1，异或门T6另一输入端1接该单元上方预处理信号，输出端接与门T2输入端1，异或门T7另一输入端2接左侧预处理信号，输出端接与门T6输入端2，两与门T2和T3输出端分别接与门T4输入端1和2，与门T4输出为控制信号SEL，与地址编码电路开关相连。为了解决所述2mX2kAPD阵列中的边界问题，在所述APD阵列的左边界和上当前第1页1 2 本文档来自技高网...

【技术保护点】
一种2m×2kAPD阵列的地址编码主动输出电路，在所述阵列中，以任意相邻2×2单元APD为最小像元块，选择所述像元块中的任意一个APD作为块输出首地址，所述APD单元包括地址选择控制电路，地址编码电路、地址输出电路和光检测电路；所述地址选择控制电路产生的控制信号与所述地址编码电路中开关相连；所述地址编码电路则通过m+k位地址总线和所述地址输出电路连接，其中m,k是正整数，其特征在于：所述的地址选择控制电路包括中部地址选择控制电路和边缘地址选择控制电路；所述中部地址选择控制电路4个与门，2个异或门，1个或门和2个反相器；第一个与门和或门作为预处理级，产生一个预处理信号，并经过两级反相器输出，作为相邻单元的输入信号，第一个与门的输入信号为该单元下方单元和右侧单元的预处理信号，输出端与第一个或门输入端相连，或门另一输入端接APD单元光检测使能信号，输出分别作为两异或门输入，两异或门的另外两个输入端分别与该单元上方和左侧单元预处理信号相连，两异或门输出端分别连接第二个第三两个与门输入端，两个与门另一输入端分别与该单元预处理信号连接，输出端与第四个与门输入端连接，第四个与门的输出端与地址选择开关相连；所述边缘地址选择控制电路包括2个异或门和3个与门，第一个异或门的一输入端和第二个异或门的一输入端相连，并分别接第一个与门和第二个与门的一个输入端，同时接光检测使能信号，第一个异或门的另一输入端接该单元上方预处理信号，第二个异或门的另一输入端接该单元左侧预处理信号，两个异或门的输出端分别接第一个与门和第二个与门的另一输入端，两个与门的输出端与第三个与门的两个输入端连接；当所述2m×2kAPD阵列受到光照，将光信号转换为电信号作为输入信号，所述输入信号通过所述光检测电路产生使能信号，所述使能信号通过所述地址选择控制电路处理并输出控制信号对所述地址编码电路的开关进行控制，再由所述地址输出电路实现所述2m×2kAPD阵列的地址编码主动输出。...

【技术特征摘要】

【专利技术属性】
技术研发人员：余国义，黄伟，陈壮，邹雪城，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北;42